PCB電路板抗干擾技術(shù)設(shè)計

電磁兼容EMC是指電子系統(tǒng)在規(guī)定的電磁環(huán)境中按照設(shè)計要求能正常工作的能力。電子系統(tǒng)所受的電磁干擾不僅來自電場和磁場的輻射，也有線路公共阻抗、導線間輛合和電路結(jié)構(gòu)的影響。在研制設(shè)計電路板時，我們也希望設(shè)計的印制電路板盡可能不易受外界干擾的影響，而且它本身也盡可能小地干擾影響別的電子系統(tǒng)。影響印制電路板抗干擾性能的因素很多，其中主要有銅箔的厚度，印制導線的寬度、長度和相鄰導線之間的串擾，板內(nèi)元器件布局的合理性，以及導線的公共阻抗、導線和元器件在空間產(chǎn)生的電磁場等。

設(shè)計印制電路板首要的任務(wù)是對電路進行分析，確定關(guān)鍵電路。這就是要識別哪些電路是干擾源，哪些電路是敏感電路，弄清干擾源可能通過什么路徑干擾敏感電路。在模擬電路中，低電平模擬電路往往是敏感電路，功率放大器往往是干擾源。工作頻率較低時，干擾源主要是通過線間桶合來干擾敏感電路;工作頻率較高時，干擾源則主要是通過電磁輻射來干擾敏感電路。在數(shù)字電路中，高速重復信號.如時鐘信號、總線信號等含有豐富的頻率分量，是最大的干擾源，常對敏感電路構(gòu)成威脅。復位電路、中斷電路等是敏感電路，易受尖峰信號干擾，便數(shù)字電路不能正常工作。輸人/輸出電路(1/0)和外界相連，也應該特別注意。如果UO電路緊靠時鐘線等干擾源，不需要的高頻能量就會輛合到輸人輸出電線，電線上的噪聲則會通過輻射或傳導對電纜附近的敏感電路產(chǎn)生干擾。

在對電路進行充分分析，確定關(guān)鍵電路的基礎(chǔ)上，還必須適當?shù)卦谟≈齐娐钒迳喜贾秒娐?。如對于?shù)字電路，應該把高速電路(如時鐘電路、高速邏輯電路等)、中低速邏輯電路和UO電路布置在不同的區(qū)域，盡量在空間上把干擾源和敏感電路分開，這樣可以使干擾源對敏感電路輻射干擾大大減小。

印制電路板抗干擾設(shè)計

PCB電路板抗干擾設(shè)計的目的是減小PCB電路板的電磁輻射和PCB電路板上電路之間的串擾。另外PCB的地線設(shè)計還直接影響1/0線纜的共模電壓輻射。因此PCB電路板的抗干擾設(shè)計對于減小系統(tǒng)電磁信息輻射具有重要的意義。

PCB電路板的布局設(shè)計

印制電路板(PCB)的密度越來越高，PCB設(shè)計的好壞對抗干擾能力影響很大，所以PCB的布局在設(shè)計中處于很重要的地位。

特殊元器件的布局要求：

1.高頻元器件之間的連線越短越好，盡量減少相互間的電磁干擾;易受干擾的元器件不能相距太近;輸入和輸出元件應盡量遠離;

2.有些元器件有較高的電位差，應加大它們之間的距離，減小共模輻射。帶高電壓的元器件的布置要特別注意布局的合理性;

3.熱敏元件應遠離發(fā)熱元件;

4.解輛電容應靠近芯片的電源引腳;

5.對于電位器、可調(diào)電感線圈、可變電容器、微動開關(guān)等可調(diào)元件的布局應按要求放在便于調(diào)節(jié)的位置;

6.應留出印制板定位孔及固定支架所占用的位置。

普通元器件的布局要求：

1.按電路的流程放置各個功能電路單元的器件，使信號流通方向盡可能一致;

2.以每個功能電路的核心元件為中心，圍繞它來進行布局，元器件應均勻、整齊的排列在PCB上，盡量減少和縮短各元器件之間的引線和連接;

3.在高頻下工作的電路，要考慮元器件之間的干擾，一般電路應盡可能使元器件平行排列，便于布線;

4.PCB的outplace一line離電路板邊緣一般不小于80mil。電路板的最佳形狀為矩形。長寬比為3:2或4:30。

PCB的布線設(shè)計

PCB的布線密度越來越大，因此PCB的布線設(shè)計尤為重要。

1.四層板電源線層應與地線層盡量靠近以獲得最小電源阻抗。從上到下分別為：信號線、地線、電源線、信號線?？紤]電磁兼容性，六層板從上到下最好為：信號線、地線、信號線、電源線、地線、信號線;

2.時鐘線要與地線層相鄰，線寬盡量加大，每根時鐘線的線寬應一致;

3.與地線相鄰的信號層布高速數(shù)字信號線和低電平模擬信號線，較遠的層布低速信號線和高電平模擬信號線;

4.輸入輸出端布線應盡量避免相鄰平行，避免發(fā)生反饋輛合;

5.印制導線拐彎處一般取135度鈍角;

6.電源線、地線的線寬應盡量加大，對于0.5mm腳間距的器件布線寬度不小于12mil;

7.一般數(shù)字電路信號線寬度為8.il-10nul，間距6mi1-8mil;

8.解輻電容引線不能太長，尤其是高頻旁路電容不能有引線;

9.混合信號電路板上的數(shù)字地和模擬地分割開，若布線跨越了分割間隙，電磁輻射和信號申擾都會急劇增加，產(chǎn)生電磁兼容問題。因此，PCB設(shè)計一般采用統(tǒng)一地，通過數(shù)字電路和模擬電路分區(qū)布局布線;

10.對于一些高速信號可采用差分對布線，減小電磁輻射。

試驗事例

下面列出幾個實際事例，說明不同原因帶來的干擾及其實際解決辦法。

電源線和地線帶來的干擾

上圖取自某外協(xié)高壓控保PCB的部分電路。(a)為原設(shè)計電路。由于電源線和地線的印制導線寬度太細，電路在工作時局受外界干擾;而(b)是經(jīng)過改進后的電路，其電源線和地線加粗至5mm，解決了電路的干擾問題。

元器件布局不合理帶來的干擾

上圖取自某雷達發(fā)射機磁場控保PCB的部分電路。改進后的PCB電路(b)較改進前的PCB電路(a)在抗干擾性能上有很大的改善。

布線不合理帶來的干擾

上圖取自某雷達CFA電源控保PCB的部分電路。(a)為原設(shè)計電路。由于布線時將高壓取樣信號線布于閉環(huán)取樣回路中，使閉環(huán)取樣電路在工作時易受外界的干擾，造成經(jīng)常誤報過壓故障;而(b)是經(jīng)過改進后的PCB電路，由于避開了高壓取樣信號線帶來的干擾，改進后的PCB電路工作可靠穩(wěn)定。

結(jié)語

多層印制電路板具有獨特的抗干擾特性，隨著大規(guī)模集成電路、超大規(guī)模集成電路的不斷發(fā)展，人們將越來越多地采用多層印制電路板。在現(xiàn)代電子系統(tǒng)中，隨著時鐘頻率的提高，芯片集成度的增加，PCB設(shè)計的合理性和可靠性越來越重要，在設(shè)計中還需具體問題具體分析，以獲得高質(zhì)量的PCB設(shè)計。