基于FPGA控制AD9854產(chǎn)生正弦波

ad9854工作原理

AD9854采用80腳LQFP封裝，其內(nèi)部共有40個8位的控制寄存器，分別用來控制輸出信號頻率、相位、幅度、步進斜率等，以及一些特殊控制位。下表給出了控制寄存器的分布情況。

AD9854能夠產(chǎn)生多種形式的額輸出信號，工作模式的選擇是通過對控制寄存器IFH中的三個位（Mode2、Mode1、Mode0）的控制來實現(xiàn)的。見下表。

事實上，除上述工作方式外，通過不同工作方式的組合控制，還可以產(chǎn)生更多的輸出信號形式（例如，非線性調(diào)頻信號）。下面分別予以介紹。

這是AD9854復位后的缺省工作模式。輸出頻率由寫入控制寄存器04H~09H中的48位頻率調(diào)諧字1（FrequcncyTuningWordI--FTW）決定，相位由控制寄存器00H~01H中的14位相位調(diào)諧字決定，1和Q通道的輸出信號幅度可分別由控制寄存器21H~22H、23H~24H中的兩個12位幅度調(diào)整控制字決定。此時，頻率調(diào)諧字2（FTW2，0AH~0DH）和相位調(diào)諧字2（02H~03H）不用。

頻率調(diào)諧字（FTW）=（fout&TImes;2N）/fsysglk

其中，fout;輸出信號頻率（0~fsysglk/2）;

N，相位累加器的分辨率，這里是48位；

fsysglk，系統(tǒng)時鐘。

值得注意的是，1和Q通道的輸出在任何時侯都是正交的。另外，所有頻率的改變都是相位連續(xù)的。

兩個頻率F1、F2分別由FTW1和FTW2中的值決定，輸出哪個頻率由Pin29的電平?jīng)Q定。Pin29為“0“，輸出F1;Pin29為“I”輸出F2。

AD9854提供一種頻率漸變的FSK輸出模式，可改善輸出信號的帶寬性能。其輸出濾形與傳統(tǒng)的FSK的差別見圖1。

此時，頻率由Fl到F2的變化不是突變的，而是按一定的斜宰逐漸從F1變化到F2.該斜率由20位的漸變速率時鐘（RampRateClock-RRC，1AH~1CH）和48位的頻率步進字《（DetaFrequencyWord--DFW，10H~15H）寄存器中的值共同決定。

FTW1寄存器中置低頻控制字，F(xiàn)TW2寄存器中置高頻控制字;RRC寄存器中置漸變過程中每個中間頻率的持續(xù)時間控制字。48位的DFW寄存器中的值決定了每次頻率步進量。頻率的上升或下降由Pin29上的電平?jīng)Q定。Pin29為“0”，上升：Pin29為“1“，下降。當?shù)竭_終點頻率后則停止?jié)u變并保持該終點頻率。

A.自動三角波形頻率輸出。若置位控制寄存器1FH中的Triangle位，則無需Pin29腳上的電平控制，AD9854就能按照RRC和DFW寄存器中的設(shè)置產(chǎn)生從Fl到F2，然后立刻再從F2到F1的鋸齒形頻率輸出。

B.控制位CLRACCI（］FH寄存器中）：當該位置“1”時，則停止現(xiàn)行的頻率漸變過程，回到起始頻率重新開始下一個漸變過程。

C.控制位CLRACC2（1FH寄存器中）：該位置“1”時，AD9854輸出直流信號（0Hz）。

這種工作方式的控制類似于FSK模式。兩個輸出相位P1和P2分別由兩個14位相位調(diào)整控制字寄存器（00H~0lH，02H~03H）決定;Pin29上的電平?jīng)Q定用哪個作起始相位。輸出信號的煩率由FTW1寄存器中的值決定。

相位分辨率=360度/2的14次方=0.022033691度

AD9854按用戶所要求的頻率分辨率、調(diào)頻斜率、掃頻方向和頻宰范圍產(chǎn)生精確的線性或非線性調(diào)頻信號。此時，寄存器FTWl中裝入的值決定起點頻率;頻率步進量由寄存器DFW決定;中間頻率持續(xù)時間由寄存器RRC決定，Pin29為“保持（Hoid）”功能，高電平時.Chirp過程暫停，輸出頻率保持此前值不變，直至Pin29又重新變?yōu)榈碗娖胶?，再以原來的斜率繼續(xù)原Chirp過程。

需要注意的是，Chirp模式只規(guī)定了起點頻率，而沒有設(shè)定終點頻率，所以需要由用戶來決定何時停止該過程。若沒有及時發(fā)出停止指令，頻率會持續(xù)上升到fsysglk/2為止。

這里采用了AD9854 這款DDS 芯片， 它在300 MHz 時鐘驅(qū)動下， 按照乃奎斯特采樣定律可以產(chǎn)生最高150 MHz 的信號，為了得到信號較好的頻率則一般只得到最高100 MHz 的信號。若要得到高于100 MHz 的信號， 則可采用其高次諧波得到?；贏D9854 的信號發(fā)生電路如圖所示：

鍵盤共設(shè)有16個鍵，由P1.0～P1.3四條行線和P1.4～P1.7四條列線構(gòu)成。其中包括數(shù)字鍵、單位鍵及功能鍵，用來對所需信號的頻率、幅度及功能進行控制，最后輸出的信號頻率、幅度等信息通過液晶顯示屏顯示出來。顯示部分采用國顯公司的GXM1602NSL液晶模塊，它的核心是HD44780。與W78E58的數(shù)據(jù)傳輸采用8位并行傳輸，可顯示兩行共32個點陣字符。HD44780支持用戶自定義字符，故可以通過編程將頻率、幅度、波形等漢字及數(shù)字信息顯示出來。還采用了通信接口（RS232）與PC機相聯(lián)，PC機的控制命令可以通過TXD（Pin10）和RXD（Pin11）與W78E58進行交互，控制信號源的輸出。

用FPGA控制AD9854產(chǎn)生雷達信號源，這里主要向大家介紹如何在FPGA中利用verilog語言（硬件描述語言）控制AD9854產(chǎn)生正弦波。由于我們采用SPI總線的形式實現(xiàn)，主要涉及到時鐘信號、片選信號以及正弦波的控制字編寫。首先向大家展示一下頂層框圖，我們是在uartus/' target='_blank'>QUARTUSII8.1環(huán)境下運行的。具體見圖一：

從上圖可以看出，基于FPGA控制產(chǎn)生正弦波，主要包含以下幾部分：

A：時鐘分頻部分；B：DDS控制信號部分；C：AD9854控制字部分。

由于我們從外部輸入的為50MHZ，而對于SPI總線，根據(jù)其協(xié)議，時鐘一般為100KHZ或者400KHZ，我們用的是10MHZ，涉及到5分頻電路設(shè)計。具體設(shè)計見下圖所示：

AD9854芯片的復位信號，模式選擇信號以及片選信號，都在這部分包含，在這里我們將模式選擇和波形關(guān)鍵字信號引腳，直接引至地線處理。AD9854復位和I/O口復位信號都是依靠時鐘信號的。片選信號是在時鐘信號出現(xiàn)一段時間后產(chǎn)生DDS芯片的片選信號。

這部分主要涉及如何很好的把握時序，我們將預先計算好的控制存在預定的存儲器中，通過時鐘同步信號有序的讀取這些控制字。具體關(guān)鍵部分見下圖：