基于FPGA的脈沖分頻技術(shù)研究

摘要:為了對(duì)運(yùn)動(dòng)控制系統(tǒng)中的脈沖進(jìn)行精確控制以減少累計(jì)誤差,需要對(duì)脈沖進(jìn)行分、倍頻和合成處理。介紹了通用的各種形式分頻器的實(shí)現(xiàn)方法,給出了在Altera公司的Cyclone II系列EP2C8Q208C8型號(hào)FPGA芯片上實(shí)現(xiàn)的電路原理圖和測(cè)試結(jié)果,驗(yàn)證了設(shè)計(jì)的正確性和可行性。由于設(shè)計(jì)采用了參數(shù)化的方法,因此具有廣泛的應(yīng)用價(jià)值。

　　1　概述

運(yùn)動(dòng)控制系統(tǒng)中經(jīng)常需要各軸同步聯(lián)動(dòng),采用電子齒輪技術(shù)能很好的解決精確控制問題和消除誤差,因此具有廣泛的應(yīng)用前景。電子齒輪控制技術(shù):簡單的說就是把運(yùn)動(dòng)控制系統(tǒng)中的脈沖等控制信號(hào)頻率進(jìn)行任意比例的放大或者縮小,并且保證精度,以便系統(tǒng)能進(jìn)行更廣范圍的控制,將來擴(kuò)展功能也會(huì)更加的方便,其主要載體是各種步進(jìn)和伺服電機(jī)。

由以上分析可以看出,要在運(yùn)動(dòng)控制系統(tǒng)中很好的利用電子齒輪技術(shù),不可避免的要用到脈沖的分、倍頻和合成,也即頻率合成技術(shù),頻率合成技術(shù)是對(duì)一個(gè)或者多個(gè)高精準(zhǔn)度和高穩(wěn)定度的基準(zhǔn)頻率脈沖進(jìn)行加、減、乘、除四則運(yùn)算,產(chǎn)生具有同樣精準(zhǔn)度和穩(wěn)定度的一個(gè)或多個(gè)頻率信號(hào)的技術(shù)。該技術(shù)已經(jīng)在現(xiàn)代通訊系統(tǒng)中有了廣泛而重要的應(yīng)用,研究將其運(yùn)用于運(yùn)動(dòng)控制系統(tǒng)中是個(gè)不錯(cuò)的探索和嘗試。

2　脈沖分頻實(shí)現(xiàn)方法

分、倍頻技術(shù)有兩類實(shí)現(xiàn)方法,利用鎖相環(huán)的方法和利用硬件電路加軟件算法的方法。鎖相環(huán)方法具有廣泛的應(yīng)用范圍,技術(shù)也最為成熟, 鎖相環(huán)技術(shù)可以方便的實(shí)現(xiàn)時(shí)鐘的分、倍頻, 其主要優(yōu)點(diǎn)是簡化了時(shí)鐘設(shè)計(jì),可以提高器件單位面積效率,并且具有可編程占空比功能, 編程人員可以控制時(shí)鐘正、負(fù)邊沿的位置,這樣數(shù)據(jù)可以在時(shí)鐘的正或負(fù)邊沿傳輸,增加了系統(tǒng)的精確性。但是在不能提供鎖相環(huán)或者需要盡量耗費(fèi)較少電路資源的場(chǎng)合,利用FPGA進(jìn)行電子電路設(shè)計(jì)、仿真和硬件驗(yàn)證時(shí),就需要用到硬件電路加軟件算法的方法來分、倍頻了,本文主要討論后一種分、倍頻方法。我們也可以把倍頻理解成倍率大于1的分頻,因此為了表述簡便,本文把分、倍頻統(tǒng)稱為分頻。

如果對(duì)脈沖的占空比和間隔要求不是很高,可以用脈沖合成技術(shù)來產(chǎn)生所需要的脈沖信號(hào)。例如時(shí)鐘基準(zhǔn)源為f i = 1024hz,用10位的計(jì)數(shù)器來產(chǎn)生不同頻率的脈沖信號(hào),按需要提取其中的幾種來進(jìn)行疊加,即可構(gòu)成0到1023pp s范圍內(nèi)連續(xù)可調(diào)的時(shí)鐘脈沖輸出fo 。原理公式如下:

全文PDF下載：基于FPGA的脈沖分頻技術(shù)研究.pdf

[1].EP2C8Q208C8datasheethttp://www.dzsc.com/datasheet/EP2C8Q208C8_2527753.html.