基于FPGA的脈沖分頻技術研究

摘要:為了對運動控制系統中的脈沖進行精確控制以減少累計誤差,需要對脈沖進行分、倍頻和合成處理。介紹了通用的各種形式分頻器的實現方法,給出了在Altera公司的Cyclone II系列EP2C8Q208C8型號FPGA芯片上實現的電路原理圖和測試結果,驗證了設計的正確性和可行性。由于設計采用了參數化的方法,因此具有廣泛的應用價值。

　　1　概述

運動控制系統中經常需要各軸同步聯動,采用電子齒輪技術能很好的解決精確控制問題和消除誤差,因此具有廣泛的應用前景。電子齒輪控制技術:簡單的說就是把運動控制系統中的脈沖等控制信號頻率進行任意比例的放大或者縮小,并且保證精度,以便系統能進行更廣范圍的控制,將來擴展功能也會更加的方便,其主要載體是各種步進和伺服電機。

由以上分析可以看出,要在運動控制系統中很好的利用電子齒輪技術,不可避免的要用到脈沖的分、倍頻和合成,也即頻率合成技術,頻率合成技術是對一個或者多個高精準度和高穩(wěn)定度的基準頻率脈沖進行加、減、乘、除四則運算,產生具有同樣精準度和穩(wěn)定度的一個或多個頻率信號的技術。該技術已經在現代通訊系統中有了廣泛而重要的應用,研究將其運用于運動控制系統中是個不錯的探索和嘗試。

2　脈沖分頻實現方法

分、倍頻技術有兩類實現方法,利用鎖相環(huán)的方法和利用硬件電路加軟件算法的方法。鎖相環(huán)方法具有廣泛的應用范圍,技術也最為成熟, 鎖相環(huán)技術可以方便的實現時鐘的分、倍頻, 其主要優(yōu)點是簡化了時鐘設計,可以提高器件單位面積效率,并且具有可編程占空比功能, 編程人員可以控制時鐘正、負邊沿的位置,這樣數據可以在時鐘的正或負邊沿傳輸,增加了系統的精確性。但是在不能提供鎖相環(huán)或者需要盡量耗費較少電路資源的場合,利用FPGA進行電子電路設計、仿真和硬件驗證時,就需要用到硬件電路加軟件算法的方法來分、倍頻了,本文主要討論后一種分、倍頻方法。我們也可以把倍頻理解成倍率大于1的分頻,因此為了表述簡便,本文把分、倍頻統稱為分頻。

如果對脈沖的占空比和間隔要求不是很高,可以用脈沖合成技術來產生所需要的脈沖信號。例如時鐘基準源為f i = 1024hz,用10位的計數器來產生不同頻率的脈沖信號,按需要提取其中的幾種來進行疊加,即可構成0到1023pp s范圍內連續(xù)可調的時鐘脈沖輸出fo 。原理公式如下:

全文PDF下載：基于FPGA的脈沖分頻技術研究.pdf

[1].EP2C8Q208C8datasheethttp://www.dzsc.com/datasheet/EP2C8Q208C8_2527753.html.