EDA中的密碼鎖輸入電路的仿真

如圖為密碼鎖輸入電路的仿真結果圖，圖中的輸出信號CLK_SCAN，C_DEBOUNCE是為便于仿真時觀察中間結果而增加的觀測點的輸出，調試好后程序中的相應語句應注釋掉。

如圖 密碼鎖輸入電路仿真結果圖

為便于觀測有關結果，仿真時假設CLK_1K為512 Hz，相應地，程序中的有關語旬改為“C_DEBOUNCE<=Q（1）；C_KEYBOARD<=Q（5 DOWNTO4）”。從仿真圖上可以看出，CLK_CTR（即Q（0）為CLK_1K的2分頻，為256 Hz；CLK_DEBOUNCE（即Q（1））為CLK_1K的22分頻，為128 Hz；CLK_SCAN（即Q（5 DOWNTO 4））為CLK_1K的25分頻，為16 Hz。同時當CLK_SCAN、KEY_IN為1110011時對應的按鍵為數(shù)字“1”，F(xiàn)LAG_N變?yōu)楦唠娖剑珼ATA_N則輸出數(shù)字H1，即B0001：為0111 101時對應的按鍵為“0”，F(xiàn)LAG_N變?yōu)楦唠娖剑珼ATA N則輸出數(shù)字HO，即B0000；為0111011時對應的按鍵為上鎖功能按鍵“*”，DATA-F變?yōu)楦唠娖剑珼ATA_F則輸出功能按鍵“上鎖”的碼字H4，即B0100。因此說明密碼鎖輸入電路KEYBOARD.VHD的設計是正確的。