FPGA器件配置流程

Xilinx的FPGA器件配置流程共有4個階段，每個階段分別執(zhí)行不同的命令和操作。這4個階段分別為配置存儲器清除、初始化、裝入配置數(shù)據(jù)和啟動器件，下面以Spartan-3的加載為例說明這個過程。

(1)配置存儲器清除階段(如圖1所示)

在該流程中，檢測VCCINT是否大于1V，輔助電源rCCAUX是否大于2V，BANK4(VCCO_4)的電源電壓是否大于1V。所有的非配置引腳，即用戶輸入／輸出引腳被上拉(與HSWAP_EN的狀態(tài)有關(guān))，INIT_B初始化狀態(tài)信號，DONE將信號置為低(Low)清除FPGA內(nèi)部的存儲器。檢測PROG_B引腳是否由低電平變成高電平，若為高電平，再清除一次存儲器并進入下一階段。

(2)初始化階段(如圖2所示)

在該階段中首先釋放INIT_B信號腳，如果外部仍然將該腳置低，將進入延遲和循環(huán)測試，直到INIT_B信號腳為高時止。根據(jù)設(shè)置的模式，采樣模式設(shè)置引腳進入不同的配置狀態(tài)。這些工作完成后，進入下一階段。

(3)裝入配置數(shù)據(jù)階段(如圖3所示)

在該階段裝入數(shù)據(jù)，每個時鐘配置一位或一個字節(jié)，并進行循環(huán)冗余碼( CRC)校驗。如果出錯，將INIT B引腳強行置低，并終止配置流程；如果檢測通過，將進入最后一個流程階段。

(4)啟動器件階段(如圖4所示)

啟動器件階段的默認(rèn)執(zhí)行順序為首先釋放DONE引腳，利用外部所連接的上拉電阻使該信號呈現(xiàn)高電平：其次使能所有的輸入／輸出(LO)引腳，即保持設(shè)計所定義的信號狀態(tài)，然后分別釋放全局寫使能信號(GWE)和全局復(fù)位信號(GSR)，這些信號的處理順序可以通過參數(shù)設(shè)置來改變。這些主作完成之后，器件將進入最后的工作狀態(tài)。

圖1 配置存儲器清除階段流程

圖2 初始化階段流程

圖3 裝入配置數(shù)據(jù)階段流程

圖4 啟動器件階段流程