使用FPGA底層編輯器二

時(shí)間：2018-06-12 11:40:04

關(guān)鍵字： FPGA 底層編輯器

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]在執(zhí)行這些操作前，一定要先保存.NCD和NCF文件。因?yàn)槿魏蔚讓泳庉嬈鞯牟僮鞫紩?huì)修改這些文件，一旦修改有誤，將無法恢復(fù)原始設(shè)計(jì)，造成不必要的損失。 ■移動(dòng)邏輯資源；在底層編輯器中可以將一個(gè)邏輯單元（塊）中的任

在執(zhí)行這些操作前，一定要先保存.NCD和NCF文件。因?yàn)槿魏蔚讓泳庉嬈鞯牟僮鞫紩?huì)修改這些文件，一旦修改有誤，將無法恢復(fù)原始設(shè)計(jì)，造成不必要的損失。

■移動(dòng)邏輯資源；在底層編輯器中可以將一個(gè)邏輯單元（塊）中的任何布線和結(jié)構(gòu)移到同類型的另一個(gè)邏輯單元（塊）中，如IOB與IOB，CLB與CLB之間．選擇一個(gè)需要移動(dòng)的源，找到需要交換的目標(biāo)。按住【Ctrl】鍵單擊，或選擇【Edit】→【Swan】選項(xiàng)。

■交換部件引腳：選擇一個(gè)引腳，找到需要交換的另一個(gè)引腳．按住【Ctrl】鍵中擊，或選擇【Edit】→【Swap】選項(xiàng)．

■使用探點(diǎn)（Probes）：在底層編輯器巾叫以增加、刪除和保存探點(diǎn)，以方使對(duì)設(shè)計(jì)的調(diào)試等．

● 增加探點(diǎn)：選擇【Tools】→【Probes】選項(xiàng)，彈出【Probe】對(duì)話框．單擊【Add】按鈕，出現(xiàn)【Define Probe】對(duì)話框，如圖1所示。

對(duì)話框圖

圖1【Denne Pmbe】對(duì)話框

其中【Pin Name】文本框用于設(shè)置探點(diǎn)名,【Select Net】下拉列表用于設(shè)置探點(diǎn)位置。在【elect Pt Numbers】選項(xiàng)組中可以選擇手動(dòng)和自動(dòng)模式，自動(dòng)模式將會(huì)自動(dòng)分配一個(gè)輸出引腳；而手動(dòng)摸式可以有選擇地輸出．選擇后單擊【＞】或【＞＞】按鈕，將最終確定引腳。單擊【OK】按鈕將所設(shè)置的探點(diǎn)引到相應(yīng)的引腳，同時(shí)顯示該探點(diǎn)的輸出延遲，如圖2所示．可以將不同的探點(diǎn)用不同的顏色加以區(qū)分，為此在該窗口的右邊選擇所需的顏色，然后單擊【Hilito】按鈕來設(shè)置顏色。

編輯探點(diǎn)圖

圖2 編輯探點(diǎn)

● 刪除探點(diǎn)：選擇需要?jiǎng)h除的探點(diǎn)，然后單擊圖3所示對(duì)話框右邊工具欄中的【delete】按鈕。

● 編輯探點(diǎn)：?jiǎn)螕魣D4所示對(duì)話框中的【Edit】按鈕可以重新編輯探點(diǎn)。

● 保存探點(diǎn)：在圖4所示對(duì)話框中單擊【Save Probes....】按鈕，保存擴(kuò)展名為．scr的腳本文件。

● 生成新的位流文件：完成探點(diǎn)的設(shè)置后，布局布線后的設(shè)計(jì)文件被修改。需要生成新的FPGA位流文件，以便下載到邏輯器件中。單擊圖4所示對(duì)話框中的【Bitgen...】按鈕，執(zhí)行生成工具。

● 下載設(shè)計(jì)：?jiǎn)螕魣D4所示對(duì)話框中的【Download 】按鈕，執(zhí)行iMPACT下載工具。

（6）設(shè)計(jì)校驗(yàn)。在底層編輯器中可利用設(shè)計(jì)規(guī)則校驗(yàn)【Design Rule Check，DRC】和延遲計(jì)算【Delay Calculator】工具來校驗(yàn)邏輯設(shè)計(jì)，該校驗(yàn)可以檢查設(shè)計(jì)中的邏輯和物理級(jí)設(shè)計(jì)錯(cuò)誤，校驗(yàn)后的錯(cuò)誤信息包括不完善和未完成的布線及邏輯單元。

■在對(duì)話框中運(yùn)行規(guī)則校驗(yàn)，指定需要校驗(yàn)的邏輯單元、引腳、信號(hào)路徑及網(wǎng)線等，如果需要校驗(yàn)整個(gè)設(shè)計(jì)，不用進(jìn)行任何指定。

■選擇【Tools】→【DRC】→【Setup】命令，打開【DRC】對(duì)話框，如圖5所示。校驗(yàn)類型對(duì)應(yīng)的單選按鈕為【Net Check】、【Block Check】、【Chip Check】和【An Check】。校驗(yàn)對(duì)象可選擇【All Objects】或【Selected Objects】單選按鈕。校驗(yàn)后的報(bào)告可以選擇提示所有的信息的【All Messages】或僅提示錯(cuò)誤信，【Error Messages】單選按鈕。

對(duì)話框圖

圖5 【DRC】對(duì)話框

■選擇【Tools】→【DRC】→【Run】選項(xiàng)，運(yùn)行設(shè)計(jì)校驗(yàn)，其結(jié)果出現(xiàn)在【History】窗口中。

■延時(shí)分析將統(tǒng)計(jì)驅(qū)動(dòng)引腳到負(fù)載引腳之間的信號(hào)傳播延遲，該延遲包括網(wǎng)線和路徑的延時(shí)。首先選擇需要統(tǒng)計(jì)的網(wǎng)線，然后選擇【Irools】→【Delay】選項(xiàng)，或單擊底層編輯器窗口右邊工具欄中的【Delay】按鈕，統(tǒng)計(jì)的延遲將出現(xiàn)在【 History】窗口中。

■選擇相應(yīng)的網(wǎng)線，單擊底層編輯器窗口右邊工具欄中的【Attrib】按鈕。在彈出的對(duì)話框中切換到【Pins】選項(xiàng)卡，如圖4所示，其中列出該網(wǎng)線的延時(shí)統(tǒng)計(jì)數(shù)據(jù)。

選項(xiàng)卡圖