綜合FPGAs、ASIC和ASSP優(yōu)勢(shì)，Atmel打造科定制處理器

愛特梅爾公司(Atmel Corp)表示，該公司將量產(chǎn)一種新的可定制金屬可編程32位基于ARM的微控制器，這種微處理器被稱為可定制愛特梅爾處理器(Customizable Atmel Processors, CAP)。

愛特梅爾的ASIC的市場(chǎng)營(yíng)銷總監(jiān)Jay Johnson表示，與通常由FPGA實(shí)現(xiàn)的DSP算法相比，新的AT91CAP可定制愛特梅爾處理器所提供的DSP算法性能要高8倍，因而，使功耗和單位IC成本得到極大地降低，下降了30%到50%之多。新的CAP器件將是愛特梅爾現(xiàn)有32位基于ARM7、ARM9及ARM11的AVR32UC3和AVR32 AP7微控制器系列的擴(kuò)展。

Johnson指出：“對(duì)于算法上復(fù)雜的設(shè)計(jì)，設(shè)計(jì)工程師一直被局限于三個(gè)選項(xiàng)：DSP處理器、FPGA或定制ASIC。”FPGA在該市場(chǎng)中已經(jīng)取得了重大進(jìn)展，這是因?yàn)樗鼈儗?shí)現(xiàn)了比DSP處理器更快的DSP功能，并且不需要大批量及與ASIC相關(guān)的NRE費(fèi)用。

然而，眾所周知的是FPGA存在高功耗且性能遠(yuǎn)不及定制IC的問題。與所有愛特梅爾的32位微控制器類似，AT91CAP MCU包括一個(gè)愛特梅爾處理器內(nèi)核，各種外圍設(shè)備(每個(gè)外圍設(shè)備都有自己的DMA)和多條高速總線。

新型可定制處理器模塊的獨(dú)特之處在于金屬可編程模塊(MP模塊)，該模塊具有與多達(dá)200萬個(gè)FPGA等效的門，能用于實(shí)現(xiàn)下列任何一項(xiàng)功能：1) DSP算法或通常在FPGA中實(shí)現(xiàn)的其它IP；2)一個(gè)或更多的補(bǔ)充的處理器內(nèi)核；3)目前在愛特梅爾的基于ARM7和ARM9的MCU系列的標(biāo)準(zhǔn)產(chǎn)品中還沒有的附加外圍設(shè)備。

“如果我們能開發(fā)一種允許開發(fā)商迅速地建立各種針對(duì)他們的特定需要而最優(yōu)化的標(biāo)準(zhǔn)產(chǎn)品，我們將有更多的機(jī)會(huì)，” Johnson指出。

采用定制開發(fā)的庫，金屬可編程單元構(gòu)造(Metal Programmable Cell Fabric, MPCF)結(jié)合了能配置到400種以上的不同功能單元之中的緊湊8三極管內(nèi)核單元，Johnson說，MPCF的有效單元布線和附加金屬層能提供比替代技術(shù)高得多的三極管和布局利用(率)。

Johnson表示，“在相同工藝技術(shù)下，由于已布線的門密度幾乎等于標(biāo)準(zhǔn)單元ASIC的門密度，MPCF技術(shù)使CAP MCU的成本與可比的MCU-PLUS-FPGA解決方案的成本要低30%到50%，與標(biāo)準(zhǔn)單元ASIC相比則更具成本競(jìng)爭(zhēng)優(yōu)勢(shì)。”

Johnson指出，通過把系統(tǒng)獨(dú)有的IP和片上膠合邏輯與MCU進(jìn)行集成，利用具有零等待狀態(tài)的、能以完全總線速度運(yùn)行的邏輯，與FPGA實(shí)現(xiàn)相關(guān)的開/關(guān)芯片延遲被消除了。Johnson表示，“MP模塊具有400MHz或更大的時(shí)鐘速率，從而有可能把在MP模塊中實(shí)現(xiàn)的FPGA邏輯的性能提高8倍。”

要讓開發(fā)商在他們對(duì)金屬可編程邏輯模塊應(yīng)用的過程中把靈活性最大化，AT91CAP使能的MCU具有一個(gè)多層的總線矩陣，其中，具有專用于MP模塊的多個(gè)總線主控單元，以消除總線沖突，并使片上帶寬最大化。

例如，這一家族的新型器件之一—基于ARM7的AT91CAP7就有一個(gè)具有4個(gè)專門用于MP模塊的總線主控單元的6層總線，MP模塊的有19.2 Gbps的最大片上帶寬。其它器件如基于ARM9的AT91CAP9包含一個(gè)具有3個(gè)專門用于MP模塊的總線主控單元的12層總線，該模塊具有38.4Gbps的最大片上帶寬。

金屬可編程方法也非常適用于多核器件，特別是如果開發(fā)商有一個(gè)與標(biāo)準(zhǔn)ARM配置及部分定制的內(nèi)核變化都有關(guān)的設(shè)計(jì)時(shí)。Johnson表示，CAP9器件上的MP模塊被設(shè)計(jì)用來實(shí)現(xiàn)具有高速緩沖存儲(chǔ)器的第二個(gè)ARM926EJ-S內(nèi)核。

以ARM7TDMI處理器核心為基礎(chǔ)，包含可定制邏輯的AT91CAP7S MCU相當(dāng)于約28K或50K FPGA LUT，或者是250K或450K可布線的ASIC門?；贏RM9的AT91CAP9S把一個(gè)200MHz ARM926EJ-S與每一個(gè)都具有16Kb容量的程序和數(shù)據(jù)高速緩沖存儲(chǔ)器集成，并且可定制邏輯相當(dāng)于約28K或56K FPGA LUT的(250K或500K可布線ASIC陣列)。

Johnson表示，任何現(xiàn)有的ARM7/9-PLUS-FPGA的設(shè)計(jì)都能被移植到AT91CAP器件中，包括掩膜費(fèi)、工程收費(fèi)和原型建立在內(nèi)，NRE成本僅為15萬美元。