摘 要： PCB板前仿真通常采用提取相應網(wǎng)絡拓撲結(jié)構(gòu)，通過指派相應IBIS模型實現(xiàn)反射、串擾等噪聲的檢測和電路優(yōu)化。在實際仿真中，針對由IBIS模型不準確性造成的仿真結(jié)果與測試結(jié)果不吻合的情況，提出調(diào)整IBIS模型參數(shù)使仿真結(jié)果適應測試結(jié)果的方案,達到IBIS模型修正的目的。通過多次驗證，修正的IBIS模型同樣可提高其他電路仿真精度。
關(guān)鍵詞： 信號完整性；IBIS；仿真；比對
IBIS是為了適應板級仿真和系統(tǒng)級仿真的需求而提出的一種行為級的模型標準[1]。用IBIS模型進行仿真分析和電路優(yōu)化，要保證仿真數(shù)據(jù)的準確可靠，最基本的要求就是模型質(zhì)量必須是準確可靠的。IBIS模型的準確性直接影響到仿真的結(jié)果和電路設(shè)計的成敗。IBIS模型一般可由SPICE模型轉(zhuǎn)換而得，而SPICE的資料與芯片制造有絕對的關(guān)系，所以同樣一個器件不同芯片廠商提供，其SPICE的資料是不同的，進而轉(zhuǎn)換后的IBIS模型內(nèi)的資料也會隨之而異。目前各種方式得到的模型或多或少都有一些錯誤，包括語法錯誤、非單調(diào)性乃至IBIS參數(shù)錯誤等。
因此，在對PCB整板已經(jīng)進行過仿真的前提下，如何根據(jù)板級同級別的測試結(jié)果對IBIS模型進行修正成為了PCB設(shè)計亟待解決的問題。
1 IBIS模型修正現(xiàn)狀
IBIS模型數(shù)據(jù)主要包括波形的I/V數(shù)據(jù)和模型的電氣參數(shù)。波形的I/V數(shù)據(jù)決定了波形電壓、電流點的坐標位置，電氣參數(shù)影響到波形的變化率和拐點的位置。目前，I/V數(shù)據(jù)的點數(shù)和數(shù)據(jù)的精確度仍沒有合適的修正軟件，僅能通過EDA軟件對波形進行分析，通過SPICE模型或者真實數(shù)據(jù)，修改相應的數(shù)據(jù)點，使其滿足I/V變化的單調(diào)性和真實性。
2 IBIS修正的可行性
采用IBIS模型作為PCB板拓撲仿真的驅(qū)動和接收端信號的仿真波形與IBIS模型的參數(shù)有很大的關(guān)聯(lián)性[2，3]。如果IBIS模型參數(shù)和電路的SPICE參數(shù)相同，仿真的波形符合測試的波形，否則可能相差很大。通過對IBIS模型參數(shù)的調(diào)整，從而改善仿真波形，說明修正的可行性。
2.1 C_comp對波形影響
通常采用s2ibis3建模IBIS時，只提取VI/VT曲線，而不會仿真提取C_comp，使用的是個默認值。因此C_comp的數(shù)值對仿真波形存在影響。
C_comp是硅晶元電容，它是不包括封裝參數(shù)的由輸出Pad、鉗位二極管引起的輸出電容。產(chǎn)生的三個效應分別為[4]：(1)對傳輸線匹配阻抗的影響；(2)對濾波特性的影響；(3)對VT曲線斜率的影響。在此主要就C_comp對VT曲線斜率的影響進行分析，首先看該電容是如何對VT曲線產(chǎn)生影響的：
下載文檔
