當(dāng)前位置:首頁(yè) > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化

摘 要: 介紹具有面向微處理器的通用接口顯卡系統(tǒng),可使低速微處理器輕松驅(qū)動(dòng)高分辨率顯示器,且占用微處理器的時(shí)間極少。該方案以DDR SDRAM為顯存存儲(chǔ)圖像數(shù)據(jù),以FPGA為核心,控制并讀/寫顯存中的數(shù)據(jù),并將顯存中的數(shù)據(jù)同步到液晶屏的驅(qū)動(dòng)時(shí)鐘下,形成持續(xù)的數(shù)據(jù)流,同時(shí)輸出控制信號(hào)控制液晶屏的驅(qū)動(dòng),嵌入式微處理器僅需要在改變圖像時(shí)輸出數(shù)據(jù),而不需持續(xù)輸出驅(qū)動(dòng)信號(hào)和數(shù)據(jù)流,從而大大降低嵌入式處理器的驅(qū)動(dòng)負(fù)擔(dān)。
關(guān)鍵詞: 嵌入式系統(tǒng);FPGA;顯卡;DDR SDRAM

嵌入式系統(tǒng)可以用各種微處理器代替通用計(jì)算機(jī)的CPU,實(shí)現(xiàn)既定功能并驅(qū)動(dòng)顯示系統(tǒng)以方便人機(jī)交流。早期的單片機(jī)由于低時(shí)鐘頻率(小于5 MHz)和低I/O口數(shù)量的限制,一般只驅(qū)動(dòng)像素比較少(5 000像素以內(nèi))的液晶顯示器[1-2]。近年來(lái)隨著制作工藝的發(fā)展和設(shè)計(jì)結(jié)構(gòu)的優(yōu)化[3],單片機(jī)的最高時(shí)鐘頻率和I/O口的數(shù)量都得到了很大提高,低耗能低電壓?jiǎn)纹瑱C(jī)不斷出現(xiàn)[4],新調(diào)試技術(shù)使開(kāi)發(fā)過(guò)程效率更高[5],驅(qū)動(dòng)幾千像素的液晶顯示器早已出現(xiàn)。然而,更友好的人機(jī)界面需要更高分辨率的液晶顯示器??疾炷壳傲餍械囊壕э@示器驅(qū)動(dòng)方式可以看到,無(wú)論使用何種單片機(jī)或作為嵌入式系統(tǒng)的微處理器,都會(huì)被液晶顯示器的驅(qū)動(dòng)控制部分占據(jù)大量資源,這就給單片機(jī)的性能帶來(lái)了巨大的挑戰(zhàn)。例如三星某顯示器模組,分辨率為800×480,輸入時(shí)鐘要求為32.24 MHz~48 MHz,這樣的要求使得單片機(jī)力不從心。本文研究并開(kāi)發(fā)一種面向嵌入式系統(tǒng)的通用顯示器。它以類似于通用計(jì)算機(jī)的顯存存儲(chǔ)圖像數(shù)據(jù),以FPGA控制并讀/寫顯存中的數(shù)據(jù),控制液晶屏的驅(qū)動(dòng)。嵌入式微處理器僅需要在改變圖像時(shí)輸出數(shù)據(jù),這樣,其他時(shí)間便可全部空出,用于控制其所在的自動(dòng)化系統(tǒng)。
1 系統(tǒng)構(gòu)架
由于DDR SDRAM(83 MHz~167 MHz)和液晶顯示器(32.24 MHz~48 MHz)之間的時(shí)鐘周期不匹配,F(xiàn)PGA在設(shè)計(jì)中主要起控制協(xié)調(diào)作用。系統(tǒng)總體構(gòu)架框如圖1, 分為以FPGA為中心的控制模塊和液晶顯示模塊兩部分。

FPGA控制模塊部分主要負(fù)責(zé)接收來(lái)自單片機(jī)的圖像數(shù)據(jù)D[5:0]和控制信號(hào)Hsys(行同步信號(hào))、Vsys(場(chǎng)同步信號(hào))和隨路傳輸?shù)妮敵鰣D像數(shù)據(jù)的時(shí)鐘信號(hào)CLK(50 MHz以下)。為了節(jié)省單片機(jī)內(nèi)部的時(shí)鐘資源和輸出口的數(shù)量,對(duì)于18 bit彩色顯示的LCM,F(xiàn)PGA連接單片機(jī)的圖像數(shù)據(jù)輸入口可設(shè)計(jì)為6 bit,再在FPGA內(nèi)部將接收到的數(shù)據(jù)串并轉(zhuǎn)換為18 bit數(shù)據(jù)輸出至液晶顯示模塊。因此在FPGA與單片機(jī)接口處,每個(gè)時(shí)鐘FPGA僅接收R、G、B三組顏色數(shù)據(jù)中的一組D[5:0],經(jīng)過(guò)FPGA的片內(nèi)RAM緩存滿480個(gè)D[5:0]以后再一次存儲(chǔ)到一行DDR SDRAM中,同時(shí)給出存儲(chǔ)單元的地址和各種控制信號(hào)。
硬件接口上,由于DDR SDRAM是高速器件,主要考慮與FPGA之間的互連。在布局布線時(shí)要求各數(shù)據(jù)線DQ和數(shù)據(jù)采樣線DQS嚴(yán)格等長(zhǎng),以及采用FPGA對(duì)DDR SDRAM的專用接口。
2 FPGA內(nèi)部模塊設(shè)計(jì)
高實(shí)時(shí)性是系統(tǒng)設(shè)計(jì)的基本要求。為統(tǒng)籌兼顧重要性各不相同的任務(wù),一般采用時(shí)序和電路結(jié)構(gòu)優(yōu)化[6],以及各模塊并行處理[7]實(shí)現(xiàn)。
本系統(tǒng)中,3個(gè)主要器件都需要FPGA控制,且控制信號(hào)較多,數(shù)據(jù)通路設(shè)計(jì)又需考慮到3個(gè)時(shí)鐘域的互相轉(zhuǎn)換和相互通信,較為復(fù)雜。設(shè)計(jì)采用了自頂向下的模塊化設(shè)計(jì)思路[8],將數(shù)據(jù)通路和數(shù)據(jù)控制通路分離,如圖2。單獨(dú)設(shè)計(jì)控制信號(hào)模塊,并輸入數(shù)據(jù)通路模塊以控制和處理數(shù)據(jù),使輸出的數(shù)據(jù)達(dá)到設(shè)計(jì)要求。

2.1 數(shù)據(jù)通路設(shè)計(jì)
數(shù)據(jù)通路由如圖3所示的模塊構(gòu)成。圖中未標(biāo)注的控制信號(hào)接口與控制信號(hào)模塊相連。

PLL(Phase Lock Loop):鎖相環(huán)是FPGA內(nèi)部底層資源,此處將輸入的50 MHz的時(shí)鐘通過(guò)倍頻、移相等得到系統(tǒng)所需的System clk(100 MHz,相位偏移0°)、Write clk(100 MHz,相位偏移-90°)和LCM clk(33 MHz,相位偏移0°)。

DQS:DQS信號(hào)控制模塊,控制與DDR SDRAM的DQS引腳相連的DQS引腳,雙向接口在使能信號(hào)oe的控制下產(chǎn)生或接收DQS信號(hào),并將接收到的DQS信號(hào)移相90°以后作為FPGA內(nèi)部對(duì)DQ數(shù)據(jù)組的采樣信號(hào)。
BUFFER IN:輸入緩存模塊,在外部時(shí)鐘和外部控制信號(hào)的作用下接收數(shù)據(jù)并緩存到片內(nèi)RAM,每滿480個(gè)數(shù)據(jù)發(fā)出一次Ready信號(hào),表示緩存中已存滿可占用一行DDR SDRAM存儲(chǔ)單元的數(shù)據(jù)。
DQ:DQ數(shù)據(jù)控制模塊,控制與DDR SDRAM的DQ引腳組相連的DQ引腳組,雙向接口,在使能信號(hào)oe的控制下輸出或接收DQ組數(shù)據(jù)。輸出數(shù)據(jù)時(shí)使用Write clock,輸入數(shù)據(jù)時(shí)使用DQS模塊產(chǎn)生的dqs read信號(hào)對(duì)輸入數(shù)據(jù)采樣,并將結(jié)果輸出到下級(jí)模塊。
BUFFER OUT:輸出緩存模塊,緩存來(lái)自DDR SDRAM的數(shù)據(jù),并在控制信號(hào)的控制下按LCM時(shí)序輸出彩色圖像數(shù)據(jù)。
2.2 控制模塊設(shè)計(jì)
頂層控制信號(hào)模塊由CONTROL模塊和LCM DRIVEN模塊兩部分構(gòu)成,如圖4所示。主要負(fù)責(zé)各模塊之間的通信,產(chǎn)生控制信號(hào)控制數(shù)據(jù)的流向,向各器件輸出控制信號(hào)等。

CONTROL:控制模塊,為DDR SDRAM分配讀、寫時(shí)間:以200 MHz的數(shù)據(jù)率在讀時(shí)間段讀出5行DDR SDRAM中的數(shù)據(jù),緩存到BUFFER OUT,再以33 MHz的速度讀出并輸出到LCM;在寫時(shí)間段探測(cè)數(shù)據(jù)通路中的BUFFER IN中的數(shù)據(jù)是否緩存完成,若完成則產(chǎn)生信號(hào)開(kāi)始對(duì)DDR SDRAM寫入數(shù)據(jù)。在DDR SDRAM的讀寫過(guò)程中根據(jù)需要產(chǎn)生DDR SDRAM控制信號(hào)、讀寫行列地址信號(hào),為驅(qū)動(dòng)LCM產(chǎn)生控制信號(hào):行、場(chǎng)同步信號(hào)(Hsys LCM、Vsys LCM),數(shù)據(jù)有效信號(hào)(DE LCM)。
LCM DRIVEN:LCM驅(qū)動(dòng)模塊,輸入LCM的控制信號(hào),產(chǎn)生LCM驅(qū)動(dòng)所需的各種控制信號(hào),并輸出到FPGA的I/O,結(jié)合外圍電路,驅(qū)動(dòng)LCD。
3 實(shí)現(xiàn)結(jié)果
數(shù)據(jù)接口利用Altera公司專用SignalTapⅡ邏輯分析儀驗(yàn)證。圖5、圖6是用邏輯分析儀截取的芯片運(yùn)行時(shí)在各引腳或邏輯單元處的實(shí)時(shí)波形圖。圖5表示數(shù)據(jù)輸入FPGA直到進(jìn)入DDR SDRAM的數(shù)據(jù)通路部分。數(shù)據(jù)輸入經(jīng)緩沖模塊后按照進(jìn)入FPGA的順序,分奇偶兩路(Qj、Qo)進(jìn)入DQ接口模塊,并合并成一路雙倍速經(jīng)DQ端口輸出FPGA。該過(guò)程同時(shí)輸出CAS、RAS、WE等命令信號(hào)和地址信號(hào)(ADDR)。由于設(shè)定了邏輯分析儀以系統(tǒng)時(shí)鐘100 MHz速率采樣各信號(hào),因此對(duì)于數(shù)據(jù)率是200 MHz的DQ雙向口,該采樣信號(hào)只能間隔一個(gè)數(shù)據(jù)采樣一次,而不能完全反映出DQ輸出口的數(shù)據(jù)率。

圖6表示數(shù)據(jù)讀出DDR SDRAM進(jìn)入FPGA經(jīng)緩沖輸出FPGA的數(shù)據(jù)通路部分。DDR SDRAM在CAS、RAS、WE等命令信號(hào)和地址信號(hào)(ADDR)控制下,將對(duì)應(yīng)地址存儲(chǔ)單元的數(shù)據(jù)以200 MHz的雙倍數(shù)據(jù)率經(jīng)DQ雙向I/O口輸入FPGA,并經(jīng)DQ接口模塊轉(zhuǎn)換為100 MHz的單倍數(shù)據(jù)率,分兩路輸出(inst9、inst10)。經(jīng)輸出緩沖模塊緩存后,再轉(zhuǎn)換為L(zhǎng)CM模塊所需的時(shí)鐘頻率33.33 MHz,并行輸出FPGA。類似的,由于邏輯分析儀以系統(tǒng)時(shí)鐘100 MHz速率采樣,DQ輸入口的數(shù)據(jù)率在圖中不能完全反映出來(lái)。
至此,數(shù)據(jù)經(jīng)過(guò)了設(shè)計(jì)中所有為其設(shè)置的模塊和接口,包括輸入接口、輸入緩沖模塊、DQ/DQS接口、輸出緩沖模塊和輸出接口。
設(shè)計(jì)ARM輸出數(shù)據(jù)時(shí)鐘是0.3 MHz,隨著數(shù)據(jù)逐漸經(jīng)片內(nèi)輸入緩存輸入DDR SDRAM替換掉原有數(shù)據(jù),對(duì)應(yīng)在屏上的圖像也逐漸被替換,該驗(yàn)證過(guò)程說(shuō)明DDR SDRAM在過(guò)程中起到了幀存儲(chǔ)器的作用,設(shè)計(jì)的系統(tǒng)與預(yù)期要求相符。
該顯卡系統(tǒng)以單片DDR SDRAM為顯示存儲(chǔ)器存儲(chǔ)圖像數(shù)據(jù),以FPGA為控制中心,嵌入式系統(tǒng)僅需通過(guò)I/O口在需改變圖像時(shí)輸出一幀數(shù)據(jù)至顯卡,不需實(shí)時(shí)提供數(shù)據(jù)流和各種顯示器控制信號(hào),從而使嵌入式微處理器有足夠的時(shí)間控制其所在的自動(dòng)化系統(tǒng)。
設(shè)計(jì)采用800×480分辨率液晶顯示器為圖像輸出設(shè)備,具有面向微處理器的通用接口,可匹配數(shù)據(jù)輸出時(shí)鐘頻率50 MHz以下的微處理器。由于系統(tǒng)圖像數(shù)據(jù)來(lái)自單片機(jī),因此分立的系統(tǒng)沒(méi)有數(shù)據(jù)來(lái)源,為了驗(yàn)證設(shè)計(jì)的正確性,驗(yàn)證步驟里采用了周立功單片機(jī)有限公司的EasyARM2131開(kāi)發(fā)板驗(yàn)證設(shè)計(jì)結(jié)果。驗(yàn)證結(jié)果表明,設(shè)計(jì)達(dá)到了預(yù)期要求。
參考文獻(xiàn)
[1] KWOK L H,HO S.A unique application specific MCU for handheld data bank and terminals.Consumer Electronics. 1989,35(8):654-659.
[2] 趙志衡,馬金海,李文清,等.89C51與液晶模塊MSCG12864的接口設(shè)計(jì).微處理機(jī),2006,06:12-17.
[3] HU Yue Li,CAO Jia Lin,RAN Feng,et al.Design of a high performance microcontroller.High Density Microsystem Design and Packaging and Component Failure Analysis,2004.HDP′04.Proceeding of the Sixth IEEE CPMT Conference on.Proceeding of HDP′04:25-28.
[4] CHANG K L,GWEE C B.A low-energy low-voltage asynchronous 8051 microcontroller core.Circuits and Systems,2006.ISCAS 2006.Proceedings.2006 IEEE International Symposium on.ISCAS 2006:3181-3184.
[5] HU Yue li,XIONG Bing.Design of an embedded on-chip debug support module of a MCU.High Density Microsystem Design and Packaging and Component Failure Analysis,2006.HDP′06.Conference on.Proceeding of HDP′06:5-8.
[6] CONG J,MINKOVICH K.Optimality study of logic synthesis for LUT-Based FPGAs.Computer-Aided Design of Integrated Circuits and Systems.Computer-Aided Design of Integrated Circuits and Systems,IEEE Transactions on,2007,26(2):230-239.
[7] 龔大年,何蕓,曹志剛.視頻信號(hào)處理器的并行結(jié)構(gòu)綜述及分類.電子學(xué)報(bào),2000,28(7):96-101.
[8] CILETTI M D.Advanced digital design with the verilog HDL. Publishing House of Electronics Industry,2006:74-79.

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉