基于FPGA的NoC硬件系統(tǒng)設(shè)計(jì)

　 摘 要： 設(shè)計(jì)了基于FPGA的片上網(wǎng)絡(luò)系統(tǒng)硬件平臺。系統(tǒng)由大容量的FPGA、存儲器、高速A/D與D/A、通信接口和一個(gè)擴(kuò)展的ARM９系統(tǒng)組成。完成了集高速數(shù)字信號處理、視頻編解碼和網(wǎng)絡(luò)傳輸功能與一體的多核系統(tǒng)設(shè)計(jì)。針對典型的3×3 2D Mesh結(jié)構(gòu)的NoC系統(tǒng)應(yīng)用進(jìn)行了探討，闡述了NoC系統(tǒng)設(shè)計(jì)過程中的關(guān)鍵技術(shù)，并使用SigXplorer軟件對系統(tǒng)的信號完整性解決方案進(jìn)行了PCB的反射與串?dāng)_仿真。

　 關(guān)鍵詞: 片上網(wǎng)絡(luò)；信號完整性；驗(yàn)證平臺；片上端接

中圖分類號：TN47 文獻(xiàn)標(biāo)識碼：B 文章編號：0258-7998(2012)02-0117-03

IC制造技術(shù)的發(fā)展推動(dòng)著芯片向更高集成度方向前進(jìn)，從而能夠?qū)⒄麄€(gè)系統(tǒng)設(shè)計(jì)到單個(gè)芯片中構(gòu)成片上系統(tǒng)SoC（System on Chip）。SoC采用全局同步型共享總線通信結(jié)構(gòu)。這類系統(tǒng)由于掛在總線上的設(shè)備在通信時(shí)對總線的獨(dú)占性以及單一系統(tǒng)總線對同步時(shí)鐘的要求，使得在片上IP核越來越多的芯片中，不可避免地存在通信效率低下、全局同步時(shí)鐘開銷大等問題。

　　片上網(wǎng)絡(luò)NoC(Network on Chip)的提出有效地解決了上述問題。該系統(tǒng)借鑒了計(jì)算機(jī)網(wǎng)絡(luò)中分組交換的通信方法，可以根據(jù)應(yīng)用靈活地采用多種網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)互連片上IP核[1]。各IP核間有多條鏈路可以進(jìn)行并行通信，由FIFO跨接處于異步時(shí)鐘域中的IP核，實(shí)現(xiàn)全局異部局部同步時(shí)鐘系統(tǒng)。具有可擴(kuò)展性好、低互連功耗和低延遲等特點(diǎn)。

　　然而目前NoC還處于研究階段，國內(nèi)許多科研機(jī)構(gòu)和院校圍繞著網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)、映射算法、路由算法、測試方法、路由節(jié)點(diǎn)的設(shè)計(jì)等展開研究[2]。各種基礎(chǔ)理論的驗(yàn)證通常依賴于軟件建模和硬件仿真。但針對NoC具體的應(yīng)用系統(tǒng)少有報(bào)道。本文闡述了一個(gè)小型NoC系統(tǒng)的硬件實(shí)現(xiàn)，對系統(tǒng)的硬件實(shí)現(xiàn)方案、通信接口及信號完整性等問題進(jìn)行了細(xì)致地研究。通過對完整系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，探索了NoC系統(tǒng)應(yīng)用過程中的關(guān)鍵技術(shù)與難點(diǎn)，同時(shí)驗(yàn)證了NoC相關(guān)理論算法與結(jié)構(gòu)、路由節(jié)點(diǎn)的設(shè)計(jì)和FPGA的多核技術(shù)等。

1 硬件平臺的設(shè)計(jì)

　 NoC應(yīng)用的最終目標(biāo)是將大型的多核系統(tǒng)設(shè)計(jì)到單芯片中，使得片內(nèi)可以容納大量處理器核、專用IP核、存儲器、數(shù)據(jù)通信單元等。然而這類龐大的系統(tǒng)在流片之前都需要合適的硬件平臺來進(jìn)行仿真、驗(yàn)證工作。另外某些場合的NoC系統(tǒng)更可能會直接選擇使用FPGA作為其最終的硬件實(shí)現(xiàn)方案。因此基于FPGA的NoC應(yīng)用系統(tǒng)設(shè)計(jì)具有實(shí)用性。考慮到FPGA的資源限制與NoC系統(tǒng)特點(diǎn)，針對3×3 的2D Mesh結(jié)構(gòu)設(shè)計(jì)了基于FPGA的NoC應(yīng)用系統(tǒng)框架，如圖1所示。

圖1 NoC平臺的FPGA系統(tǒng)結(jié)構(gòu)圖

圖中NoC系統(tǒng)包含9個(gè)資源節(jié)點(diǎn)，分為3行3列排列，每個(gè)資源節(jié)點(diǎn)有一個(gè)相鄰的路由節(jié)點(diǎn)R與其相連。9個(gè)路由節(jié)點(diǎn)按規(guī)則的二維網(wǎng)狀排列，由并行互連線連接構(gòu)成通信網(wǎng)絡(luò)。資源節(jié)點(diǎn)包括資源網(wǎng)絡(luò)接口SNI（Source Network Interface）、片內(nèi)存儲器M和IP核等。其中IP核可以是處理器核NIOS、專用IP核、DSP核，也可以是用戶設(shè)計(jì)的專用電路，而處理器核運(yùn)行所需的存儲任務(wù)在驗(yàn)證過程中由片外存儲器SDRAM和Flash實(shí)現(xiàn)；通信網(wǎng)絡(luò)包括路由節(jié)點(diǎn)R和并行互連線，路由節(jié)點(diǎn)實(shí)現(xiàn)與本節(jié)點(diǎn)相連的資源節(jié)點(diǎn)的數(shù)據(jù)收發(fā)和相鄰路由節(jié)點(diǎn)的數(shù)據(jù)轉(zhuǎn)發(fā)功能。互連線構(gòu)成路由節(jié)點(diǎn)間信息傳輸?shù)妮d體，F(xiàn)PGA內(nèi)部大量的可編程互連線可以保障路由節(jié)點(diǎn)間足夠的通信帶寬。

1.1 NoC系統(tǒng)設(shè)計(jì)

　　NoC系統(tǒng)中資源節(jié)點(diǎn)使用的IP核、路由節(jié)點(diǎn)所需的FIFO緩沖器以及大量的互連線, 對平臺的核心器件FPGA提出了嚴(yán)峻的挑戰(zhàn)。以目前最先進(jìn)的FPGA來構(gòu)建大型的NoC系統(tǒng)仍顯不足，解決的方法通常由多片F(xiàn)PGA組合實(shí)現(xiàn)系統(tǒng)功能?？紤]到本平臺主要由一個(gè)小型應(yīng)用系統(tǒng)的實(shí)現(xiàn)，以及算法和路由的驗(yàn)證等組成，采用了單片大容量器件構(gòu)成獨(dú)立的系統(tǒng)平臺，并設(shè)計(jì)了擴(kuò)展接口，可進(jìn)行多片組合實(shí)現(xiàn)更大的應(yīng)用系統(tǒng)。

目前,大容量可編程器件的供應(yīng)商主要有Xilinx公司、Altera公司和Actel公司。各大供應(yīng)商都提供了大容量與高速度的產(chǎn)品、完善的開發(fā)工具支持和常用IP核。綜合應(yīng)用的速度、軟核的開放性、器件的定購周期與性價(jià)比，最終選定了Altera公司Cyclone IV 系列的EP4CE115F29芯片。該器件具有115 KLE，432 個(gè)M9K存儲塊，4個(gè)鎖相環(huán),20個(gè)全局同步時(shí)鐘網(wǎng)絡(luò)，780腳的BGA封裝內(nèi)提供528個(gè)用戶I/O端口[3]。

　　處理器核是多核系統(tǒng)中應(yīng)用功能實(shí)現(xiàn)的常用部件。作為一款32位RISC處理器，Altera提供的軟核NIOS II在僅占用3 KLE的情況下提供超過200 DMIPS的性能，并提供了豐富的外設(shè)接口IP和高性能的AVLEN總線。開發(fā)工具SoPC Builder軟件支持單芯片內(nèi)多個(gè)獨(dú)立NIOS核的定制，同時(shí)NIOS II IDE軟件提供了多核的程序開發(fā)與調(diào)試環(huán)境。因此NIOS II可以作為NoC應(yīng)用系統(tǒng)中的軟核處理器。

　 路由節(jié)點(diǎn)負(fù)責(zé)NoC的通信工作，其通信帶寬與可靠性直接影響著系統(tǒng)的性能。許多研究人員深入研究了路由節(jié)點(diǎn)的設(shè)計(jì)，并針對多種應(yīng)用設(shè)計(jì)進(jìn)行了優(yōu)化[4]。這類優(yōu)化大多圍繞著提高通信吞吐量、減少通信延遲，解決擁塞等問題。路由的改進(jìn)給節(jié)點(diǎn)的RTL綜合提出了新的要求。例如一個(gè)緩沖式快速蟲孔交換路由節(jié)點(diǎn)，片內(nèi)設(shè)計(jì)有10個(gè)以上獨(dú)立的32×16 FIFO，然而許多的小FIFO在綜合時(shí)都會各自占用一個(gè)包含32×256 的M9K單元。造成內(nèi)部存儲單元的使用效率低下、資源緊缺的問題。另外由于片上網(wǎng)絡(luò)全局異步時(shí)鐘的特點(diǎn)，現(xiàn)代FPGA越來越豐富的全局時(shí)鐘樹網(wǎng)絡(luò)顯得多余而浪費(fèi)。器件供應(yīng)商們?nèi)绻茉贔PGA的設(shè)計(jì)過程中引入對這些問題的解決方案，必然會極大地推動(dòng)未來NoC應(yīng)用系統(tǒng)的FPGA實(shí)現(xiàn)。

1.2 基于ARM的資源網(wǎng)絡(luò)節(jié)點(diǎn)設(shè)計(jì)

ARM（Advanced RISC Machines）系列處理器因其高性能、低功耗、開放性好等優(yōu)點(diǎn)，在許多領(lǐng)域廣泛應(yīng)用。長期的應(yīng)用開發(fā)形成了許多相關(guān)的軟硬件資源。例如三星公司的S3C24XX系列處理器，不僅提供了豐富的外設(shè)接口，移植了成熟的ARM-Linux，更可以提供完整的TCP/IP協(xié)議支持和相當(dāng)豐富的外設(shè)驅(qū)動(dòng)，加速了應(yīng)用的開發(fā)速度。NoC系統(tǒng)如能將片外的ARM處理器作為片上多核系統(tǒng)中的片外資源節(jié)點(diǎn)，充分利用現(xiàn)有軟硬件資源，將給NoC系統(tǒng)帶來巨大的應(yīng)用空間。片外硬核與NoC系統(tǒng)的信息交換，即ARM同路由節(jié)點(diǎn)的通信由專用資源網(wǎng)絡(luò)接口SNI完成。針對ARM 處理器AHB總線時(shí)序，設(shè)計(jì)了基于DMA通信的SNI單元，如圖2所示。圖中ARM的數(shù)據(jù)總線為雙向數(shù)據(jù)總線，需要通過SNIC(Source NetworkInterface Controller)的控制實(shí)現(xiàn)分時(shí)復(fù)用。數(shù)據(jù)傳輸由SNIC發(fā)起，經(jīng)過nXDREQ向DMAC發(fā)送請求信號，DMAC在獲得總路控制權(quán)后發(fā)出nXDACK信號[5]。隨后AHB總線將產(chǎn)生源和目的地址的讀寫信號進(jìn)行數(shù)據(jù)傳送，最終完成一次DMA傳輸。

圖2 ARM通信接口結(jié)構(gòu)圖