電源和接地在電磁兼容中的干擾分析

隨著電子技術(shù)的飛速發(fā)展，電子產(chǎn)品越來(lái)越來(lái)越趨向高速、寬帶、高靈敏度、高密集度和小型化，這種趨勢(shì)導(dǎo)致了電路板設(shè)計(jì)中電磁兼容（EMC）問(wèn)題的嚴(yán)重化，特別是電源和地線的電磁干擾（EMI）問(wèn)題，成為目前電磁兼容設(shè)計(jì)中急待解決的技術(shù)難題和系統(tǒng)工程。

1．電源和接地在電磁兼容中的影響

電磁兼容性是指設(shè)備或者是系統(tǒng)在其電磁環(huán)境中能正常工作且不對(duì)該環(huán)境中任何事物構(gòu)成不能承受的電磁干擾的能力。電磁兼容包括干擾源、耦合通路和敏感體三要素。隨著數(shù)字時(shí)代電子產(chǎn)品的發(fā)展，特別是高速設(shè)計(jì)中，數(shù)字電路使電子產(chǎn)品的電磁輻射加重，同時(shí)，信號(hào)線之間的串?dāng)_問(wèn)題和電容耦合也大大增加。這種干擾主要是由于電源電網(wǎng)噪聲的污染以及地線存在阻抗不匹配造成的，包括來(lái)自變壓器的電源噪聲、電源總線電壓瞬變?cè)斐傻碾姶泡椛?、接地系統(tǒng)偏離零電位過(guò)大造成的干擾電壓、傳輸線路始端和終端的地線噪聲等。因此，在數(shù)字電子設(shè)備的抗干擾對(duì)策上，電源噪聲和接地阻抗成為電磁干擾主要的研究對(duì)象，合理進(jìn)行電源和地線的設(shè)計(jì)和布局成為解決EMC問(wèn)題的關(guān)鍵途徑。

2．電源和接地在電磁兼容中的干擾分析

2．1電源干擾分析

由于電子電路通過(guò)電源電路接到電網(wǎng)，所以電網(wǎng)的噪聲可以通過(guò)電源電路干擾電子線路。在電路板設(shè)計(jì)中，由電源造成的電磁兼容問(wèn)題主要是電源噪聲，主要表現(xiàn)在下面三個(gè)方面：

（1）眾多的電子產(chǎn)品大量應(yīng)用數(shù)字器件、模擬器件及數(shù)字模擬混合器件，如DSP芯片、CPU、動(dòng)態(tài)RAM、D/A變換器和其他數(shù)字邏輯器件等，它們工作時(shí)會(huì)引起電路板內(nèi)電源電壓和地電平波動(dòng)，導(dǎo)致信號(hào)波形產(chǎn)生尖峰過(guò)沖或衰減震蕩，造成IC電路的噪聲容限下降，從而引起誤動(dòng)作。

（2）大部分電子電路的供電系統(tǒng)是采用交流變壓→整流→濾波→穩(wěn)壓得到，因此變壓器的耦合成為電源噪聲傳播的主要途徑。變壓器的初次級(jí)線圈存在分布電容，通常達(dá)幾百pF，對(duì)高頻噪聲有很低的阻抗，電網(wǎng)高頻尖峰脈沖能夠穿越變壓器而產(chǎn)生電源噪聲。

（3）由于輸電線存在電阻，當(dāng)電源過(guò)壓、欠壓、斷電等故障均能產(chǎn)生噪聲干擾，這些干擾常常是緩慢變化，稱(chēng)為電源的慢變化干擾。

2．2地線干擾分析

地線不僅作為電位基準(zhǔn)點(diǎn)的等電位點(diǎn)，還可以作為信號(hào)的低阻抗回路。它的電位并不是恒定的，地線上最常見(jiàn)的干擾就是地環(huán)路電流導(dǎo)致的地環(huán)路干擾.

（1）地線電磁干擾

地線的實(shí)質(zhì)是信號(hào)回流源的低阻抗路徑。由于地線的阻抗不為零，引起地線各點(diǎn)電位差的形成，從而造成電路的誤動(dòng)作，形成地線干擾。而地線阻抗主要是由導(dǎo)線的電感引起的，頻率越高，阻抗越大，這也是造成電磁干擾的主要因素。因此，減少這些干擾重點(diǎn)在于盡可能減小地線的阻抗，對(duì)于數(shù)字電路尤為重要。

（2）地環(huán)路干擾

由于地線阻抗的存在，當(dāng)大電流流過(guò)地線時(shí)，會(huì)產(chǎn)生很大地電位差。如圖1，兩大功率電器由于電路的不平衡性，每根導(dǎo)線電流不同，形成差模電壓，構(gòu)成環(huán)路干擾。這種干擾主要是由電纜與地線構(gòu)成的環(huán)路電流產(chǎn)生的，稱(chēng)為地環(huán)路干擾。

圖1 圖2

（3）公共阻抗干擾

當(dāng)多個(gè)電路共用一段地線時(shí)，由于地線阻抗的影響，一個(gè)電路的地電位會(huì)受另一個(gè)電路工作電流的限制，同時(shí)，一個(gè)電路的信號(hào)也會(huì)耦合進(jìn)入另一個(gè)電路，形成公共阻抗干擾。如圖2所示。

3．電磁兼容設(shè)計(jì)的處理對(duì)策

由于電磁干擾主要是由電源線和地線的阻抗和分布電感引起的，按照Er=IR和EL=L（dI/dt），電流的變化率越快，分布電感產(chǎn)生的感應(yīng)電壓就越大。在高速電路板設(shè)計(jì)中，由于時(shí)鐘頻率很高，而且電流的變化很快，所以“dI/dt”很大，電磁干擾問(wèn)題就更加明顯和突出。

3．1電源線的電磁兼容設(shè)計(jì)處理

（1）根據(jù)印制板電流的大小，盡量加大電源線寬度，減少環(huán)路電阻，同時(shí)，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，有助于增強(qiáng)抗噪聲能力。

（2）盡量選用貼片元件，縮短引腳長(zhǎng)度，減少去耦電容供電回路面積，減少元件分布電感的影響，有利于實(shí)現(xiàn)電磁兼容。

（3）在電源變壓器前端加裝電源濾波器，抑制共模噪聲和串模噪聲，隔離外部和內(nèi)部脈沖噪聲的干擾。

（4）印制電路板的供電線路應(yīng)加上濾波器和去耦電容。在板的電源引入端加上較大容量的電解電容作低頻濾波，再并聯(lián)一只容量較小的瓷片電容作高頻濾波。

（5）不要把模擬電源和數(shù)字電源重疊放置，避免產(chǎn)生耦合電容，造成相互干擾。

3．2地線的電磁兼容設(shè)計(jì)處理

（1）為了減少地環(huán)路干擾，必須想辦法消除環(huán)路電流的形成，具體可以采用光隔離器、變壓器、共模扼流圈切斷地環(huán)路電流的形成或者采用平衡電路消除環(huán)路電流等。

（2）為了消除公共阻抗的耦合，可減小公共地線部分的阻抗，加粗地線或?qū)Φ劁併~處理；另一方面可以通過(guò)適當(dāng)?shù)慕拥胤绞奖苊庀嗷ジ蓴_，比如并聯(lián)單點(diǎn)接地（圖3）或串并聯(lián)混合單點(diǎn)接地（圖4），徹底消除公共阻抗。

圖3 并聯(lián)單點(diǎn)接地 圖4串并聯(lián)混合單點(diǎn)接地

（3）數(shù)字地和模擬地要分開(kāi)，并單獨(dú)設(shè)置模擬地和數(shù)字地。低頻電路為防止串?dāng)_，地線應(yīng)盡量采用單點(diǎn)并聯(lián)接地，高頻電路宜采用多點(diǎn)串聯(lián)接地，地線要短而粗，高頻元件周?chē)M量用柵格狀大面積鋪銅加以屏蔽。

（4）對(duì)于多層板，應(yīng)專(zhuān)門(mén)設(shè)置地線層。

（5）印制板導(dǎo)線的電感與長(zhǎng)度和長(zhǎng)度的對(duì)數(shù)成正比，與寬度的對(duì)數(shù)成反比，為減少地線的電感，應(yīng)盡量減小導(dǎo)線的長(zhǎng)度。

4．結(jié)束語(yǔ)

電源和地線的干擾問(wèn)題是電磁兼容設(shè)計(jì)中必須慎重考慮并解決的關(guān)鍵一環(huán)，它與電路板的性能有著密切的聯(lián)系，但它只是電磁兼容設(shè)計(jì)中的一部分，在EMC設(shè)計(jì)中，還要考慮反射噪聲、串?dāng)_噪聲、輻射發(fā)射噪聲、退耦電容、元件布局和其他工藝技術(shù)問(wèn)題等因素的影響和干擾。通常，采用以上的抗干擾措施，可大大地消除電源和地線的電磁干擾，但過(guò)多的采用抗干擾措施，也會(huì)產(chǎn)生新的干擾，導(dǎo)致系統(tǒng)成本的增加，系統(tǒng)可靠性下降。所以應(yīng)根據(jù)設(shè)計(jì)條件和目標(biāo)要求，合理采用抗EMI措施，設(shè)計(jì)出具備良好EMC性能的電路板。