如何提高PCB的電磁兼容性

【導(dǎo)讀】隨著產(chǎn)品向高密度、高靈敏度和高速化發(fā)展，電磁兼容和電磁干擾問題也變得越來(lái)越嚴(yán)重，因此，如何做好PCB的電磁兼容性設(shè)計(jì)？本文將介紹有利于提高PCB的EMC特性的各種方法與技巧，希望能幫助大家設(shè)計(jì)出具有良好EMC性能的PCB。PCB是英文(PrintedCircuitBoard)印制線路板的簡(jiǎn)稱。通常把在絕緣材料上，按預(yù)定設(shè)計(jì)，制成印制線路、印制元件或兩者組合而成的導(dǎo)電圖形稱為印制電路。而在絕緣基材上提供元器件之間電氣連接的導(dǎo)電圖形，稱為印制線路。這樣就把印制電路或印制線路的成品板稱為印制線路板，亦稱為印制板或印制。PCB幾乎我們所能見到的設(shè)備都離不開它，小到手表、計(jì)算器、通用電腦，大到計(jì)算機(jī)、通訊設(shè)備、航空、航天、軍用武器系統(tǒng)，只要有集成電路等元器件，它們之間電氣互連都要用到PCB，它的性能直接關(guān)系到設(shè)備質(zhì)量的好壞。隨著技術(shù)的飛速發(fā)展，產(chǎn)品越來(lái)越趨向高速，高靈敏度，高密度，這種趨勢(shì)導(dǎo)致了PCB設(shè)計(jì)中的電磁兼容(EMC)和電磁干擾問題嚴(yán)重化，電磁兼容設(shè)計(jì)已成為PCB設(shè)計(jì)中急待解決的技術(shù)難題。 1 電磁兼容（EMC）電磁兼容(Electro—MagneticCompatibility，簡(jiǎn)稱EMC)是一門新興綜合性學(xué)科，它主要研究電磁干擾和抗干擾問題。電磁兼容性是指設(shè)備或系統(tǒng)在規(guī)定的電磁環(huán)境電平下，不因電磁干擾而降低性能指標(biāo)，同時(shí)它們本身產(chǎn)生的電磁輻射不大于限定的極限電平，不影響其它系統(tǒng)的正常運(yùn)行，并達(dá)到設(shè)備與設(shè)備、系統(tǒng)與系統(tǒng)之間互不干擾、共同可靠工作的目的。電磁干擾(EMI)產(chǎn)生是由于電磁干擾源通過耦合路徑將能量傳遞給敏感系統(tǒng)造成的，它包括由導(dǎo)線和公共地線的傳導(dǎo)、通過空間輻射或近場(chǎng)耦合3種基本形式。實(shí)踐證明，即使電路原理圖設(shè)計(jì)正確，印制設(shè)計(jì)不當(dāng)，也會(huì)對(duì)設(shè)備的可靠性產(chǎn)生不利影響，所以保證印制電磁兼容性是整個(gè)系統(tǒng)設(shè)計(jì)的關(guān)鍵。1.1 電磁干擾（EMI）當(dāng)一個(gè)EMI問題產(chǎn)生時(shí)，需要用3個(gè)元素來(lái)描述：干擾源、傳播路徑和接受者。因此我們要減小電磁干擾，就要在這三個(gè)元素上去想辦法。下面我們主要討論印制的布線技術(shù)。2 印制的布線技術(shù)良好的印制(PCB)布線在電磁兼容性中是一個(gè)非常重要的因素。2.1 PCB基本特性一個(gè)PCB的構(gòu)成是在垂直疊層上使用了一系列的層壓、走線和預(yù)浸處理。在多層PCB中，設(shè)計(jì)者為了方便調(diào)試，會(huì)把信號(hào)線布在最外層。PCB上的布線是有阻抗、電容和電感特性的。阻抗：布線的阻抗是由銅和橫切面面積的重量決定的。例如，l盎司銅則有O.49mΩ/單位面積的阻抗。電容：布線的電容是由絕緣體(EoEr)、電流到達(dá)的范圍(A)以及走線間距(h)決定的。用等式表達(dá)為C=EoErA/h，Eo是自由空間的介電常數(shù)(8.854pF/m)，Er是PCB基體的相關(guān)介電常數(shù)(在FR4碾壓中為4.7)。電感：布線的電感平均分布在布線中，大約為1nH/m。對(duì)于1盎司銅線來(lái)說(shuō)，在O.25mm(10mil)厚的FR4碾壓情況下，位于地線層上方的0.5mm(20mil)寬，20mm(800mil)長(zhǎng)的線能產(chǎn)生9.8m∧的阻抗，20nH的電感以及與地之間1.66pF的耦合電容。將上述值與元器件的寄生效應(yīng)相比，這些都是可以忽略不計(jì)的，但所有布線的總和可能會(huì)超出寄生效應(yīng)。因此，設(shè)計(jì)者必須將這一點(diǎn)考慮進(jìn)去。PCB布線的普遍方針：(1)增大走線的間距以減少電容耦合的串?dāng)_；(2)平行的布電源線和地線以使PCB電容達(dá)到最佳；(3)將敏感的高頻線布在遠(yuǎn)離高噪聲電源線的地方；(4)加寬電源線和地線以減少電源線和地線的阻抗。2.2局部電源和IC間的去耦局部去耦能夠減少沿著電源干線的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個(gè)低頻脈動(dòng)濾波器的作用，同時(shí)作為一個(gè)電勢(shì)貯存器以滿足突發(fā)的功率需求。此外，在每個(gè)IC的電源和地之間都應(yīng)當(dāng)有去耦電容.這些去耦電容應(yīng)該盡可能的接近引腳。這將有助于濾除IC的開關(guān)噪聲。2.3分割分割是指用物理上的分割來(lái)減少不同類型線之間的耦合，尤其是通過電源線和地線。用分割技術(shù)將4個(gè)不同類型的電路分割開的例子。在地線面，非金屬的溝用來(lái)隔離四個(gè)地線面。L和C作為板子上的每一部分的過濾器.減少不同電路電源面間的耦合。高速數(shù)字電路由于其更高的瞬時(shí)功率需量而要求放在電源入口處。接口電路可能會(huì)需要靜電釋放(ESD)和暫態(tài)抑制的器件或電路。對(duì)于L和C來(lái)說(shuō)，最好使用不同值的L和C，而不是用一個(gè)大的L和C，因?yàn)檫@樣它便可以為不同的電路提供不同的濾波特性。2.4接地技術(shù)接地技術(shù)既應(yīng)用于多層PCB，也應(yīng)用于單層PCB。接地技術(shù)的目標(biāo)是最小化接地阻抗，以此減少?gòu)碾娐贩祷氐诫娫粗g的接地回路的電勢(shì)。(1)單層PCB的接地線在單層(單面)PCB中，接地線的寬度應(yīng)盡可能的寬，且至少應(yīng)為1.5mm(60mil)。由于在單層PCB上無(wú)法實(shí)現(xiàn)星形布線，因此跳線和地線寬度的改變應(yīng)當(dāng)保持為最低，否則將引起線路阻抗與電感的變化。(2)雙層PCB的接地線在雙層(雙面)PCB中，對(duì)于數(shù)字電路優(yōu)先使用地格柵/點(diǎn)陣布線，這種布線方式可以減少接地阻抗，接地回路和信號(hào)環(huán)路。像在單層PCB中，地線和電源線的寬度最少應(yīng)為1.5mm。另外的一種布局是將接地層放在一邊，信號(hào)和電源線放于另一邊。在這種布置方式中將進(jìn)一步減少接地回路和阻抗，去耦電容可以放置在距離IC供電線和接地層之間盡可能近的地方。(3)PCB電容在多層板上，由分離電源面和地面的絕緣薄層產(chǎn)生了PCB電容。在單層板上，電源線和地線的平行布放也將導(dǎo)致這種電容效應(yīng)。PCB電容的一個(gè)優(yōu)點(diǎn)是它具有非常高的頻率響應(yīng)和均勻的分布在整個(gè)面或整條線上的低串連電感。它等效于一個(gè)均勻分布在整個(gè)板上的去耦電容。沒有任何一個(gè)單獨(dú)的分立元件具有這個(gè)特性。(4)保護(hù)環(huán)保護(hù)環(huán)是一種可以將充滿噪聲的環(huán)境(比如射頻電流)隔離在環(huán)外的接地技術(shù)，這是因?yàn)樵谕ǔ５牟僮髦袥]有電流流過保護(hù)環(huán)。(5)高速電路與低速電路布放高速電路時(shí)應(yīng)使其更接近接地面，而低速電路應(yīng)使其接近電源面。(6)多層PCB中的接地面和電源面在多層PCB中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個(gè)板上產(chǎn)生一個(gè)大的PCB電容。速度最快的關(guān)鍵信號(hào)應(yīng)當(dāng)臨近接地面的一邊，非關(guān)鍵信號(hào)則布放為靠近電源面。(7)地的銅填充在某些模擬電路中，沒有用到的區(qū)域是由一個(gè)大的接地面來(lái)覆蓋，以此提供屏蔽和增加去耦能力。但是假如這片銅區(qū)是懸空的(比如它沒有和地連接)，那么它可能表現(xiàn)為一個(gè)天線，并將導(dǎo)致電磁兼容問題。(8)電源要求當(dāng)電路需要不止一個(gè)電源供給時(shí)，采用接地將每個(gè)電源分離開。但是在單層PCB中多點(diǎn)接地是不可能的。一種解決方法是把從一個(gè)電源中引出的電源線和地線同其他的電源線和地線分隔開。這同樣有助于避免電源之間的噪聲耦合。3 結(jié)束語(yǔ)本文所介紹的各種方法與技巧有利于提高PCB的EMC特性，當(dāng)然這些只是EMC設(shè)計(jì)中的一部分，通常還要考慮反射噪聲，輻射發(fā)射噪聲，以及其他工藝技術(shù)問題引起的干擾。在實(shí)際的設(shè)計(jì)中，應(yīng)根據(jù)設(shè)計(jì)的目標(biāo)要求和設(shè)計(jì)條件，采用合理的抗電磁干擾措施，設(shè)計(jì)出具有良好EMC性能的PCB。