電力電子集成模塊的封裝結(jié)構(gòu)與互連方式的研究現(xiàn)狀

摘要：分析了傳統(tǒng)大功率電力電子器件普遍采用的封裝結(jié)構(gòu)和互連方式存在的問題，對目前電力電子集成模塊集成與封裝技術(shù)進(jìn)行了分類和比較，介紹各種新型封裝結(jié)構(gòu)與互連方式原理、結(jié)構(gòu)設(shè)計方法。
關(guān)鍵詞：電力電子集成 封裝 互連
如何使電力電子裝置的效率更高、體積更小、重量更輕、成本更低、更加可靠耐用，長期以來一直是各設(shè)計、生產(chǎn)者不斷努力和追求的方向。解決這一問題最為有效的途徑，是采用系統(tǒng)集成的方法使多種電力電子器件組合成為標(biāo)準(zhǔn)化模塊，并封裝為一體，構(gòu)成集成電力電子模塊。
集成電力電子模塊既不是某種特殊的半導(dǎo)體器件，也不是一種無源元件。它是按照最優(yōu)化電路拓?fù)浜拖到y(tǒng)結(jié)構(gòu)的原則而設(shè)計出的包含多種器件的集成組件或模塊。除了具備有功率半導(dǎo)體器件外，還包含驅(qū)動電路、控制電路、傳感器、保護(hù)電路、輔助電源及無源元件。
集成與封裝技術(shù)作為電力電子集成模塊的一個重點研究方向，主要研究模塊的集成和封裝工藝。目前已有越來越多的學(xué)者認(rèn)識到，能否真正將集成模塊的概念付諸實現(xiàn)，在很大程度上取決于集成和封裝的工藝技術(shù)。


1 傳統(tǒng)封裝結(jié)構(gòu)與互連方式存在的主要問題
1.1 封裝技術(shù)是研究電力電子集成模塊的核心問題
電力電子集成的基本思路可以分成單片集成和多芯片混合集成兩種。由于高壓、大電流的主電路和其它低壓、小電流電路的集成工藝完全不同，還有高壓隔離和傳熱的問題，因此，目前僅在數(shù)十瓦的功率范圍內(nèi)實現(xiàn)了單片集成。電力電子集成封裝技術(shù)的主要發(fā)展方向為混合集成，即將不同工藝的硅片封裝在一個模塊中。
混合集成中，首先面臨的是集成模塊的封裝問題。與普通IC不同，集成模塊的封裝更主要是使模塊具備更大的電流承載能力，更高的功率密度和更高效的散熱能力。另一方面，對集成模塊封裝技術(shù)的研究是研究與之相關(guān)的各類問題的基礎(chǔ)和平臺。主電路、控制電路等的優(yōu)化設(shè)計與實現(xiàn)，模塊內(nèi)的電磁兼容問題、寄生參數(shù)等的分析，控制、傳感技術(shù)以及高效的散熱方式等等，幾乎所有相關(guān)研究都必須在此基礎(chǔ)上展開。
具體到封裝技術(shù)，又涉及模塊的封裝結(jié)構(gòu)、模塊內(nèi)芯片與基板的互連方式、各類封裝材料(導(dǎo)熱、填充、絕緣)的選取、制備的工藝流程等許多問題。由于集成模塊無論在功能和結(jié)構(gòu)上都與傳統(tǒng)IC或功率器件存在巨大差異，因此新型的模塊封裝結(jié)構(gòu)和與之相適應(yīng)的引線工藝又是封裝技術(shù)中重點并且首先需要研究的問題。



1．2 傳統(tǒng)封裝結(jié)構(gòu)與互連方式存在的主要問題
傳統(tǒng)的電力電子器件或模塊，雖然外形封裝樣式多種多樣，但其采用的封裝結(jié)構(gòu)形式以平面型為主。然而對于電力電子集成模塊，由于隔離和散熱等問題，難以將功率芯片、控制芯片等多個不同工藝的硅片采用平面型結(jié)構(gòu)安裝在同一塊底板上。
引線工藝主要解決裸芯片的各電極如何與基板互連的問題。傳統(tǒng)電力電子器件采用的互連工藝主要有鍵合與壓接兩種方式。前者適用于電流容量為50～600A的器件，由于工藝成熟、成本低，應(yīng)用較為廣泛；后者適用于電流超過500～3000A的器件。然而，這兩種互連方式由于其固有的缺陷，均不能簡單照搬到電力電子集成模塊上。其中壓接方式的缺陷主要體現(xiàn)在對管芯、壓塊、底板等零件平整度要求很高，否則不僅使模塊的接觸熱阻增大，而且會損傷芯片，嚴(yán)重時使芯片碎裂；要保證施加合適的壓力，壓力過大，會損傷芯片；壓力過小，不僅使正向峰值壓降、熱阻增大，而且會使這兩個參數(shù)不穩(wěn)定；由于熱應(yīng)力會使彈簧片等緊固件發(fā)生較大的塑性形變，使加在芯片上的壓力發(fā)生變化，造成正向峰值壓降和熱阻不穩(wěn)定；工藝設(shè)備復(fù)雜，成本，高，殼內(nèi)零件較多易引起芯片沾污。
引線鍵合技術(shù)本身存在諸多技術(shù)缺陷表現(xiàn)在：多根引線并聯(lián)會產(chǎn)生鄰近效應(yīng)，導(dǎo)致同一硅片的鍵合線之間或同一模塊內(nèi)的不同硅片的鍵合線之間電流分布不均；由于高頻大電流通過互相平行的引線產(chǎn)生電磁場，由此形成的電磁力容易造成引線老化；引線鍵合工藝的寄生電感很大，會給器件帶來較高的開關(guān)過電壓，形成開關(guān)應(yīng)力；引線本身很細(xì)，又普遍采用平面封裝結(jié)構(gòu)，傳熱性能不夠好；引線和硅片作為不同的材料，二者熱膨脹系數(shù)的差異會產(chǎn)生熱應(yīng)力等等。
因此，低寄生參數(shù)、高性能、能有效傳熱、高可靠性的新型電力電子集成模塊的封裝結(jié)構(gòu)和互連方式成為電力電子模塊集成工藝中研究的主要問題。

2 新型封裝結(jié)構(gòu)與互連方式的研究現(xiàn)狀
為了獲得高性能的電力電子集成模塊，以混合封裝技術(shù)為基礎(chǔ)的多芯片模塊 (Multi-Chip Module--MCM)封裝是目前國際上該領(lǐng)域研究的主流方向。隨著三維混合封裝技術(shù)的發(fā)展，目前的MCM已不只局限于將幾塊芯片平面安裝在一塊襯底上，而是采用埋置、有源基板或疊層技術(shù)，在三維空間內(nèi)將多個不同工藝的芯片互連形成完整功能的模塊。 將MCM技術(shù)用于電力電子集成封裝的研究，核心內(nèi)容是研究具有高載流能力、低漏感、高可靠性、三維傳熱能力和低成本、便于制造的互連和封裝工藝，從而解決寄生參數(shù)、散熱和可靠性問題。目前，國際上已提出多種技術(shù)方案，根據(jù)其互連方式大體可以劃分為兩類：以焊接技術(shù)為基礎(chǔ)的互連工藝和以沉積金屬膜(薄膜或厚膜)為基礎(chǔ)的互連工藝。
2．1 焊接技術(shù)為基礎(chǔ)的互連工藝
以焊接技術(shù)為基礎(chǔ)的互連工藝普遍采用疊層型三維封裝結(jié)構(gòu)，即把多個裸芯片或多芯片模塊(MCM)沿Z軸層層疊裝、互連，組成三維封裝結(jié)構(gòu)。疊層型三維封裝的優(yōu)點是工藝相對簡單，成本相對較低，關(guān)鍵是解決各層間的垂直互連問題。根據(jù)集成功率模塊的特殊性，主要利用焊接工藝將焊料凸點、金屬柱等焊接在芯片的電極引出端，并與任一基板或芯片互連。目前的技術(shù)方案包括焊料凸點互連(Solder Ball Interconnect)和金屬柱互連平行板結(jié)構(gòu)(Metal Posts Interconnected Parallel Plate Structures--MPIPPS)等。
(1)焊料凸點互連(Solder Ball Interconnect)
該技術(shù)利用焊料凸點代替引線構(gòu)成芯片電極的引出端，并常與倒裝芯片技術(shù)(Flip-Chip Technology)結(jié)合，以進(jìn)一步縮短引線間距。倒裝芯片技術(shù)是在芯片的輸入／輸出端利用平面工藝制成焊料凸點焊球，將芯片面朝下，直接貼裝在基片上，利用回流焊工藝使芯片焊球和基板焊盤之間形成焊點，實現(xiàn)芯片與基板的電、熱、機械連接。焊料凸點互連的優(yōu)點在于省略了芯片和基板之間的引線，起電連接作用的焊點路徑短、接觸面積大、寄生電感／電容小，封裝密度高。
圖1所示為采用焊料凸點互連的集成電力電子模塊的結(jié)構(gòu)示意圖。在模塊的結(jié)構(gòu)設(shè)計中采用了柔性電路板，并與倒裝芯片技術(shù)相結(jié)合，使功率芯片借助焊料凸點倒扣在柔性電路板上，而芯片的另一面經(jīng)DBC板與散熱器固定。應(yīng)用焊料凸點互連方式的集成功率模塊的缺點在于：由于芯片的熱膨脹系數(shù)和底板的熱膨脹系數(shù)存在熱膨脹失配，因此在芯片服役(工作時發(fā)熱，不工作時冷卻)中，熱膨脹失配嚴(yán)重。在熱循環(huán)加載下，焊點內(nèi)產(chǎn)生很大的周期性塑性形變，萌生裂縫并擴展，使焊點很快疲勞失效。
文獻(xiàn)[3]對焊料凸點互連技術(shù)進(jìn)行了改進(jìn)。一方面通過應(yīng)用底充膠(underfill)技術(shù)，即在芯片和基板間隙填充聚合物，機械耦合了芯片與基板的熱膨脹失配，提高焊點壽命；另一方面將焊料凸點互連技術(shù)與球柵陣列封裝(Ball Grid Array--BGA)相結(jié)合，進(jìn)一步減小了集成模塊的電氣寄生參數(shù)，提高了散熱性能。圖2為采用球柵陣列工藝技術(shù)構(gòu)成的集成電力電子模塊。除采用類似的三維疊層封裝結(jié)構(gòu)外，由于是在硅片表面以陣列方式制出球形觸點作為引腳，不僅使封裝尺寸更為縮小，達(dá)到與芯片尺寸封裝(Chip Scale Package --CSP)接近的封裝密度，而且解決了確保獲得好的芯片(know goodie--KGD)的問題，使功率芯片可以象普通芯片一樣進(jìn)行測試?yán)匣Y選，成品率更有保證。



(2)金屬柱互連平行板結(jié)構(gòu)(Metal Posts Interconnected Parallel Plate Structures--MPIPP)
圖3所示為金屬柱互連平行板結(jié)構(gòu)的封裝示意圖。在硅片的正反兩面上下各有一層互相平行的陶瓷覆銅板(Direct Bond Copper--DBC)。DBC板上都預(yù)先刻蝕有相應(yīng)的電路。硅片的底面直接焊接在DBC板上，而硅片正面的電極是通過直接鍵合的金屬柱引出，與上DBC板構(gòu)成電氣連接，即借助金屬柱完成了硅片之間及上下DBC板之間的互連。上DBC板作為一雙面基板，安裝驅(qū)動、保護(hù)等元件構(gòu)成控制電路，與下DBC板的功率電路共同組成具備獨立完整功能的集成電力電子模塊。
(3)其他互連方式
類似的以焊接技術(shù)為基礎(chǔ)的互連方式還包括仙童公司的球柵陣列MOSFET，摩托羅拉公司的多芯片機械電子功率封裝(Multichip Mechatronics Power Package)，CPES的凹陷陣列互連(Dimple Array Interconnect-DAI)等。其中DAI技術(shù)是在銅帶上制作類似球柵陣列的凹陷陣列，將凹陷的凸起作為芯片的互連引線。與凸焊點相比，凹陷陣列的凸起高度可以做的更高，使互連更加可靠，在銅帶上制作凹陷的工藝相對也較為簡單。

2．2 沉積金屬膜為基礎(chǔ)的互連工藝
以沉積金屬膜為基礎(chǔ)的互連工藝多采用埋置型三維封裝結(jié)構(gòu)，即在各類基板或介質(zhì)中埋置裸芯片，頂層再貼裝表貼元件及芯片來實現(xiàn)三維封裝結(jié)構(gòu)。典型結(jié)構(gòu)如圖4所示。其特點是蒸鍍或濺射的金屬膜不僅與芯片的電極相連，而且可以構(gòu)成電路圖形，并連至其他電路。
其最大優(yōu)點是能大大減少焊點，縮短引線間距，進(jìn)而減小寄生參數(shù)。表1所示為幾種互連工藝的寄生參數(shù)比較?？梢钥闯?，不論寄生電感還是等效電阻，沉積金屬膜為基礎(chǔ)的互連工藝都是最低的。另外，這種互連工藝采用的埋置型三維封裝結(jié)構(gòu)能夠增大芯片的有效散熱面積，熱量耗散可以沿模塊的各個方向流動，有利于進(jìn)一步提高集成模塊的功率密度。

表1 不同互連工藝下的寄生參數(shù)比較
以沉積金屬膜為基礎(chǔ)的互連工藝有：薄膜覆蓋技術(shù)和嵌入式封裝等。
(1)薄膜覆蓋技術(shù)(Thin Film Power Overlay Technology)
圖5為采用薄膜覆蓋技術(shù)構(gòu)成的功率模塊的結(jié)構(gòu)示意。首先在功率芯片上涂覆聚酰亞胺介質(zhì)薄膜。之后利用激光在薄膜上燒灼過孔，與下面芯片的電極相通。再用濺射法使過孔金屬化，然后涂覆金屬層，并圖形化。最上層表貼驅(qū)動、控制、保護(hù)元件。薄膜覆蓋技術(shù)的優(yōu)點是能夠制作耐壓等級高、電流大、高效散熱的集成功率模塊。
(2)嵌入式封裝(Embedded Power Technology)
圖6為嵌入式封裝的結(jié)構(gòu)示意圖。首先在陶瓷框架上刻蝕出空洞，功率芯片被埋設(shè)在陶瓷框架的空洞內(nèi)，之后，在其上部利用絲網(wǎng)漏印、光刻等技術(shù)分別涂覆介質(zhì)薄膜以及金屬膜并使之圖形化，最后，集成模塊的驅(qū)動、控制、保護(hù)元件以表貼或膜式元件的形式粘附在最上層。嵌入式封裝結(jié)構(gòu)的最大優(yōu)點是可以大為縮小模塊的體積，繼而提高模塊的功率密度。和焊接技術(shù)為基礎(chǔ)的互連工藝相比，芯片電極引出線的距離更短，相應(yīng)的寄生參數(shù)也更小。
針對電力電子集成模塊的新型集成與封裝技術(shù)的研究是電力電子集成領(lǐng)域的研究重點。傳統(tǒng)的平板型、螺栓型等封裝結(jié)構(gòu)以及引線鍵合、壓接等互連方式由于存在各種缺陷，不適用于電力電子集成模塊。以MCM為基礎(chǔ)的三維封裝技術(shù)具有組裝密度高、寄生參數(shù)小、功耗低等優(yōu)點，成為集成模塊的發(fā)展方向。其中，以焊接技術(shù)為基礎(chǔ)的互連方法工藝相對簡單，成本相對較低；以沉積金屬膜為基礎(chǔ)的互連方法結(jié)構(gòu)更緊湊，寄生參數(shù)更小，更利于三維散熱，但工藝較為復(fù)雜。

來源:0次