當前位置:首頁 > 工業(yè)控制 > 電子設(shè)計自動化

摘 要: 提出了一種應(yīng)用于開關(guān)電容流水線模數(shù)轉(zhuǎn)換器的CMOS預(yù)放大鎖存比較器。比較器采用了交叉耦合負載、PMOS/NMOS比例優(yōu)化和電容中和技術(shù)。該結(jié)構(gòu)大幅提高了比較器的速度并有效抑制了回饋噪聲,減小了失調(diào)電壓,可以作為Flash ADC應(yīng)用于高精度開關(guān)電容流水線ADC。
關(guān)鍵詞: 預(yù)放大鎖存比較器;開關(guān)電容流水線ADC

流水線型A/D轉(zhuǎn)換器因其在功耗、精度上的優(yōu)勢而廣泛應(yīng)用于視頻處理、數(shù)字通信、數(shù)據(jù)采集、超聲和醫(yī)學(xué)成像等應(yīng)用領(lǐng)域。比較器作為A/D轉(zhuǎn)換器中的關(guān)鍵模塊,已經(jīng)成為決定A/D轉(zhuǎn)換器各項關(guān)鍵指標的重要因素之一。預(yù)放大鎖存比較器因為其精度、速度上的折中,以及較低的失調(diào)電壓與回饋噪聲,成為高精度子ADC中必不可少的一部分。
目前多數(shù)40 MHz~50 MHz CMOS預(yù)放大鎖存比較器都是采用0.18 μm或0.35 μm的工藝進行設(shè)計。采用0.18 μm工藝設(shè)計的預(yù)放大鎖存比較器,其時延比較短,輸入失調(diào)電壓約在10 mV~30 mV之間,靈敏度在0.2 mV~0.3 mV,分辨率為6 bit~8 bit[1]。采用0.35 μm/3.3 V或2.5 V硅CMOS工藝設(shè)計的比較器,時延一般在230 ps~390 ps之間,失調(diào)電壓6.8 mV,回饋噪聲的毛刺峰值為6.35 mV[2-3]。為了平衡這些參數(shù)值之間的優(yōu)劣,許多研究在預(yù)放大器輸入、增益和輸出等電路結(jié)構(gòu)以及回饋噪聲的隔離上進行了設(shè)計[2]。如采用交叉耦合負載、多級預(yù)放大的方式來提升預(yù)放大器的增益[3],則可減少失調(diào),從而獲得較好的精度。應(yīng)用電容中和、電路隔離等方式來降低回饋噪聲[3]。本文對所設(shè)計的預(yù)放大鎖存比較器延遲時間進行了詳細的理論建模和分析,在此基礎(chǔ)上著重對鎖存器的延遲時間、失調(diào)電壓和回饋噪聲進行了優(yōu)化設(shè)計。
1 電路時序及原理
根據(jù)所應(yīng)用的流水線工作原理可知,奇數(shù)級中的比較器必須在偶數(shù)級進入保持階段前輸出比較結(jié)果,以便控制偶數(shù)級產(chǎn)生保持所需要的電壓余量,整個電路在兩相不交疊時鐘控制下工作。本文設(shè)計的流水線采樣頻率為50 MHz,時鐘周期為20 ns,其中φ1、φ2為開關(guān)電容電路的非交疊時鐘,為了減少電荷注入效應(yīng)(饋通效應(yīng)),同時需要φ1a、φ2a作為提前關(guān)斷時鐘。當φ1為高電平時,偶數(shù)級MDAC進入保持階段,因此比較器必須在φ2a下降沿與φ1上升沿的時間內(nèi)完成比較并輸出比較結(jié)果。本文中的非重疊時鐘,其中φ1、φ2的非重疊時間及φ2a的下降沿提前時間均為0.3 ns,故比較器最大延遲時間為0.6 ns。
圖1為所設(shè)計預(yù)放大鎖存比較器的開關(guān)電容輸入電路,當φ1為高電平時,開關(guān)管S2、S3導(dǎo)通,固定判決電平Vrefp、Vrefn輸入開關(guān)電容電路,進行電荷存儲,其中Vcm為共模電平。當φ2為高電平時,開關(guān)管S1、S4導(dǎo)通,Vinp、Vinn輸入開關(guān)電容電路,產(chǎn)生預(yù)放大鎖存比較器所需差值輸入電壓。根據(jù)電荷守恒定律可得,預(yù)放大鎖存比較器的輸入電壓為:




3 仿真結(jié)果及分析

本文采用TSMC 0.35 μm/3.3 V工藝設(shè)計了預(yù)放大鎖存比較器核心電路。在Cadence環(huán)境下采用spectre對其進行仿真,時鐘頻率為50 MHz,電源電壓為3.3 V,共模電壓為1.65 V。
圖5(a)、(b)是M12~M15兩個交叉耦合反相器PMOS、NMOS管寬度比值k不同時,預(yù)放大器鎖存比較器鎖存延遲時間仿真結(jié)果。其中,Vo1為點線,Vo2為虛線,φ2a為實線。從圖中可以看出,當k=1時,鎖存器的延遲時間tp=370.4 ps;當k=3時,鎖存器的延遲時間tp=452.8 ps,二者相比,前者明顯減小了18%左右。最終整體仿真結(jié)果表明比較器的總延遲時間約為388tp ps。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉