SYSCLK 系統(tǒng)時鐘,最大72MHzHCLK :AHB總線時鐘,由系統(tǒng)時鐘SYSCLK 分頻得到,一般不分頻,等于系統(tǒng)時鐘經(jīng)過總線橋AHB-->APB.
通過設置分頻,可由HCLK得到 PCLK1與PCLK2時鐘不過PCLK2時鐘最高可達72MHz.
PCLK1對應APB1外設最大36MHz。
PCLK2對應APB2外設最大72MHz。
APB2負責AD,I/O,高級TIM,串口1。
APB1負責DA,USB,SPI,I2C,CAN,串口2345,普通TIM
RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA|RCC_APB1Periph_USART2,ENABLE);
RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA, ENABLE);
RCC_APB1PeriphClockCmd(RCC_APB1Periph_USART2, ENABLE);