DAC 簡介
DAC 模塊是 12 位電壓輸出數模轉換器。DAC 可以按 8 位或 12 位模式進行配置，并且可與 DMA 控制器配合使用。在 12 位模式下，數據可以采用左對齊或右對齊。DAC 有兩個輸出 通道，每個通道各有一個轉換器。在 DAC 雙通道模式下，每個通道可以單獨進行轉換；當 兩個通道組合在一起同步執(zhí)行更新操作時，也可以同時進行轉換?？赏ㄟ^一個輸入參考電壓引腳 VREF+ （與 ADC 共享）來提高分辨率。
DAC 主要特性
● 兩個 DAC 轉換器：各對應一個輸出通道
● 12 位模式下數據采用左對齊或右對齊
● 同步更新功能
● 生成噪聲波
● 生成三角波
● DAC 雙通道單獨或同時轉換
● 每個通道都具有 DMA 功能
● DMA 下溢錯誤檢測
● 通過外部觸發(fā)信號進行轉換
● 輸入參考電壓 VREF+
DAC引腳
DAC功能說明
DAC 通道使能
將 DAC_CR 寄存器中的相應 ENx 位置 1，即可接通對應 DAC 通道。經過一段啟動時間 tWAKEUP 后，DAC 通道被真正使能。
注意：ENx 位只會使能模擬 DAC Channelx 宏單元。即使 ENx 位復位，DAC Channelx 數字接口仍 處于使能狀態(tài)。
DAC 輸出緩沖器使能
DAC 集成了兩個輸出緩沖器，可用來降低輸出阻抗并在不增加外部運算放大器的情況下直接 驅動外部負載。通過 DAC_CR 寄存器中的相應 BOFFx 位，可使能或禁止各 DAC 通道輸出 緩沖器。
DAC 數據格式
根據所選配置模式，數據必須按如下方式寫入指定寄存器：
● 對于 DAC 單通道 x，有三種可能的方式：
— 8 位右對齊：軟件必須將數據加載到 DAC_DHR8Rx [7:0] 位（存儲到 ?
DHRx[11:4] 位）。
— 12 位左對齊：軟件必須將數據加載到 DAC_DHR12Lx [15:4] 位（存儲到
DHRx[11:0] 位）。
— 12 位右對齊：軟件必須將數據加載到 DAC_DHR12Rx [11:0] 位（存儲到
DHRx[11:0] 位）。
根據加載的 DAC_DHRyyyx 寄存器，用戶寫入的數據將移位并存儲到相應的 DHRx（數據保 持寄存器 x，即內部非存儲器映射寄存器）。之后，DHRx 寄存器將被自動加載，或者通過 軟件或外部事件觸發(fā)加載到 DORx 寄存器。
● 對于 DAC 雙通道，有三種可能的方式：
— 8 位右對齊：將 DAC 1 通道的數據加載到 DAC_DHR8RD [7:0] 位（存儲到
DHR1[11:4] 位），將 DAC 2 通道的數據加載到 DAC_DHR8RD [15:8] 位（存儲到
DHR2[11:4] 位）
— 12 位左對齊：將 DAC 1 通道的數據加載到 DAC_DHR12RD [15:4] 位（存儲到
DHR1[11:0] 位），將 DAC 2 通道的數據加載到 DAC_DHR12RD [31:20] 位（存儲
到 DHR2[11:0] 位）
— 12 位右對齊：將 DAC 1 通道的數據加載到 DAC_DHR12RD [11:0] 位（存儲到
DHR1[11:0] 位），將 DAC 2 通道的數據加載到 DAC_DHR12RD [27:16] 位（存儲
到 DHR2[11:0] 位）
根據加載的 DAC_DHRyyyD 寄存器，用戶寫入的數據將移位并存儲到 DHR1 和 DHR2（數 據保持寄存器，即內部非存儲器映射寄存器）。之后，DHR1 和 DHR2 寄存器將被自動加 載，或者通過軟件或外部事件觸發(fā)分別被加載到 DOR1 和 DOR2 寄存器。
DAC 轉換
DAC_DORx 無法直接寫入，任何數據都必須通過加載 DAC_DHRx 寄存器（寫入 DAC_DHR8Rx、DAC_DHR12Lx、DAC_DHR12Rx、DAC_DHR8RD、DAC_DHR12LD 或 DAC_DHR12LD）才能傳輸到 DAC 通道 x。
如果未選擇硬件觸發(fā)（DAC_CR 寄存器中的 TENx 位復位），那么經過一個 APB1 時鐘周 期后，DAC_DHRx 寄存器中存儲的數據將自動轉移到 DAC_DORx 寄存器。但是，如果選 擇硬件觸發(fā)（置位 DAC_CR 寄存器中的 TENx 位）且觸發(fā)條件到來，將在三個 APB1 時鐘 周期后進行轉移。
當 DAC_DORx 加載了 DAC_DHRx 內容時，模擬輸出電壓將在一段時間 tSETTLING 后可用， 具體時間取決于電源電壓和模擬輸出負載。
DAC 輸出電壓
經過線性轉換后，數字輸入會轉換為 0 到 VREF+ 之間的輸出電壓。
各 DAC 通道引腳的模擬輸出電壓通過以下公式確定：
DAC 觸發(fā)選擇
如果 TENx 控制位置 1，可通過外部事件（定時計數器、外部中斷線）觸發(fā)轉換。TSELx[2:0] 控制位將決定通過 8 個可能事件中的哪一個來觸發(fā)轉換，如表所示。
每當 DAC 接口在所選定時器 TRGO 輸出或所選外部中斷線 9 上檢測到上升沿時，DAC_DHRx 寄存器中存儲的最后一個數據即會轉移到 DAC_DORx 寄存器中。發(fā)生觸發(fā)后再經過三個 APB1 周期，DAC_DORx 寄存器將會得到更新。
如果選擇軟件觸發(fā)，一旦 SWTRIG 位置 1，轉換即會開始。DAC_DHRx 寄存器內容加載到 DAC_DORx 寄存器中后，SWTRIG 即由硬件復位。
注意：ENx 位置 1 時，無法更改 TSELx[2:0] 位。
如果選擇軟件觸發(fā)，DAC_DHRx 寄存器的內容只需一個 APB1 時鐘周期即可轉移到 DAC_DORx 寄存器。
DMA 請求
每個 DAC 通道都具有 DMA 功能。兩個 DMA 通道用于處理 DAC 通道的 DMA 請求。
當 DMAENx 位置 1 時，如果發(fā)生外部觸發(fā)（而不是軟件觸發(fā)），則將產生 DAC DMA 請 求。DAC_DHRx 寄存器的值隨后轉移到 DAC_DORx 寄存器。
在雙通道模式下，如果兩個 DMAENx 位均置 1，則將產生兩個 DMA 請求。如果只需要一個 DMA 請求，應僅將相應 DMAENx 位置 1。這樣，應用程序可以在雙通道模式下通過一個 DMA 請求和一個特定 DMA 通道來管理兩個 DAC 通道。
DMA 下溢
DAC DMA 請求沒有緩沖隊列。這樣，如果第二個外部觸發(fā)到達時尚未收到第一個外部觸發(fā) 的確認，將不會發(fā)出新的請求，并且 DAC_SR 寄存器中的 DAM 通道下溢標志 DMAUDRx 將置 1，以報告這一錯誤狀況。DMA 數據傳輸隨即禁止，并且不再處理其他 DMA 請求。 DAC 通道仍將繼續(xù)轉換舊有數據。
軟件應通過寫入“1”來將 DMAUDRx 標志清零，將所用 DMA 數據流的 DMAEN 位清零， 并重新初始化 DMA 和 DAC 通道，以便正確地重新開始 DMA 傳輸。軟件應修改 DAC 觸發(fā) 轉換頻率或減輕 DMA 工作負載，以避免再次發(fā)生 DMA 下溢。最后，可通過使能 DMA 數據 傳輸和轉換觸發(fā)來繼續(xù)完成 DAC 轉換。
對于各 DAC 通道，如果使能 DAC_CR 寄存器中相應的 DMAUDRIEx 位，還將產生中斷。
生成噪聲
為了生成可變振幅的偽噪聲，可使用 LFSR（線性反饋移位寄存器）。將 WAVEx[1:0] 置為 “01”即可選擇生成噪聲。LFSR 中的預加載值為 0xAAA。在每次發(fā)生觸發(fā)事件后，經過三 個 APB1 時鐘周期，該寄存器會依照特定的計算算法完成更新。
LFSR 值可以通過 DAC_CR 寄存器中的 MAMPx[3:0] 位來部分或完全屏蔽，在不發(fā)生溢出的 情況下，該值將與 DAC_DHRx 的內容相加，然后存儲到 DAC_DORx 寄存器中。
如果 LFSR 為 0x0000，將向其注入“1”（防鎖定機制）。
可以通過復位 WAVEx[1:0] 位來將 LFSR 波形產生功能關閉。
注意：要生成噪聲，必須通過將 DAC_CR 寄存器中的 TENx 位置 1 來使能 DAC 觸發(fā)。
生成三角波
可以在直流電流或慢變信號上疊加一個小幅三角波。將 WAVEx[1:0] 置為“10”即可選擇 DAC 生成三角波。振幅通過 DAC_CR 寄存器中的 MAMPx[3:0] 位進行配置。每次發(fā)生觸發(fā) 事件后，經過三個 APB1 時鐘周期，內部三角波計數器將會遞增。在不發(fā)生溢出的情況下， 該計數器的值將與 DAC_DHRx 寄存器內容相加，所得總和將存儲到 DAC_DORx 寄存器 中。只要小于 MAMPx[3:0] 位定義的最大振幅，三角波計數器就會一直遞增。一旦達到配置 的振幅，計數器將遞減至零，然后再遞增，以此類推。
可以通過復位 WAVEx[1:0] 位來將三角波產生功能關閉。
生成DAC三角波
生成三角波波形的DAC轉換（使能軟件觸發(fā)）
DAC 雙通道轉換
為了在同時需要兩個 DAC 通道的應用中有效利用總線帶寬，DAC 模塊實現了三個雙寄存器： DHR8RD、DHR12RD 和 DHR12LD。這樣，只需一個寄存器訪問即可同時驅動兩個 DAC 通道。
通過兩個 DAC 通道和這三個雙寄存器可以實現 11 種轉換模式。但如果需要，所有這些轉換 模式也都可以通過單獨的 DHRx 寄存器來實現。
具體模式詳見F4參考手冊
STM32F4的DAC庫
DAC通道
STM32支持兩個DAC通道，可以使用獨立或者雙端模式。
DAC通道1使用DAC_OUT1(PA4)做為輸出
DAC通道2使用DAC_OUT2(PA5)作為輸出
DAC觸發(fā)
DAC轉換器可以通過DAC_Trigger_None配置成非觸發(fā)模式，一旦DAC_SetChannel1Data()/DAC_SetChannelData()函數寫數據到DHRx寄存器將產生DAC_OUT1/DAC_OUT2輸出。
DAC可以通過下面三種方式進行觸發(fā)
1.外部事件觸發(fā)：通過DAC_Trigger_Ext_IT9將EXTI Line 9與仍和GPIO9相連接。相應的GPIOx_Pin9必須配置成輸入模式。
2.定時器觸發(fā)：TIM2,TIM4,TIM5,TIM6,TIM7,TIM8（DAC_Trigger_T2_TRGO,DAC_Trigger_T4_TRGO…）通過函數TIM_SelectOutputTrigger()選擇定時器觸發(fā)事件。
3.通過DAC_Trigger_Software配置成軟件觸發(fā)。
DAC緩存模式特性
每個DAC通道都支持DAC緩存模式以減少輸出阻抗，從而不需要額外正價運算放大器來驅動外部負載。使能DAC輸出緩沖需要執(zhí)行下面配置1DAC_InitStructure.DAC_OutputBuffer= DAC_OutputBuffer_Enable；
在使用輸出緩沖和不適用輸出換從的情況下，輸出阻抗的大小可以通過參考數據手冊獲得。
DAC生成波形
通過DAC_WaveGeneration_noise配置產生噪聲。
通過DAC_WaveGenertion_Triangle配置產生三角波。
DAC數據格式
通過DAC_Align_8b_R配置成8位數據右對齊。
通過DAC_Align_12b_L配置成12為數據左對齊。
通過DAC_Align_12b_R配置成12位數據右對齊。
DAC數據到電壓值的轉換
DAC_OUTx = VREF+*DOR/4095
DOR：表示DAC輸出數據寄存器。
VREF+：表示輸入參考電壓。
舉一個例子：若果要DAC_OUT1輸出0.7v的電壓，可以通過下面的函數來實現DAC_SetChannel1Data（DAC_Align_12b_R，868）；
假設VREF+=3.3v,DAC_OUT1=(3.3*868)/4095 = 0.7V
DMA請求
通過DAC_DMACmd()使能DAC的DMA通道1.DMA請求的映射關系如下：
DAC通道1映射到DMA1 Stream5 channel7
DAC通道2映射到DMA1 Stream6 channel7
DAC的驅動方法
通過使能DAC時鐘RCC_APB1PeriphClockCmd（RCC_APB1Periph_DAC,ENABLE）.
配置DAC_OUTx（DAC_OUT1: PA4, DAC_OUT2: PA5）為模擬模式。
通過DAC_Init()初始化DAC。
通過函數DAC_Cmd()使能DAC。
下載文檔
