實(shí)現(xiàn)Ethernet over SDH的嵌入式系統(tǒng)研究
關(guān)鍵詞：EoS；以太網(wǎng)；SDH；嵌入式系統(tǒng)
隨著波分復(fù)用技術(shù)和高速以太網(wǎng)技術(shù)的發(fā)展，骨干網(wǎng)的帶寬呈幾何級數(shù)增長，已達(dá)到了吉比特甚至更高的水平。而連接骨干網(wǎng)和用戶網(wǎng)的接入網(wǎng)的速率卻沒有太大的提高，已成為網(wǎng)絡(luò)發(fā)展的瓶頸。要想實(shí)現(xiàn)高速、可靠的接入，使終端用戶充分利用骨干網(wǎng)的巨大容量，必須采用新的高速接入技術(shù)。ＳＤＨ技術(shù)已非常成熟，其安全性好，可靠性高；用ＳＤＨ傳輸網(wǎng)絡(luò)承載以太網(wǎng)ＩＰ包以實(shí)現(xiàn)網(wǎng)絡(luò)用戶的遠(yuǎn)程接入或異地局域網(wǎng)互連，是一種非常方便的實(shí)現(xiàn)方案。
１ ＥｏＳ系統(tǒng)結(jié)構(gòu)
Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ系統(tǒng)的結(jié)構(gòu)如圖１所示。
Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ系統(tǒng)是以以太網(wǎng)ＩＰ數(shù)據(jù)包交換為基礎(chǔ)的光廣域網(wǎng)，它本質(zhì)上采用的是面向無連接的機(jī)制，內(nèi)在的全網(wǎng)狀連接適合于分布式通信的無連接網(wǎng)絡(luò)，它將以太網(wǎng)的交換靈活性和資源優(yōu)化能力與現(xiàn)有ＳＤＨ光網(wǎng)絡(luò)的大容量、高帶寬效率和低協(xié)議開銷相結(jié)合，是一種高速、經(jīng)濟(jì)的數(shù)據(jù)接入系統(tǒng)。Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ系統(tǒng)實(shí)現(xiàn)的關(guān)鍵是在ＳＤＨ設(shè)備上增加以太網(wǎng)接口設(shè)備或者以太網(wǎng)協(xié)議轉(zhuǎn)換設(shè)備，以提供幀映射和ＶＣ級聯(lián)等功能。本文將使用ＦＰＧＡ和相關(guān)芯片構(gòu)建圖１中所示的以太網(wǎng)協(xié)議轉(zhuǎn)換設(shè)備。
２ ＥｏＳ協(xié)議的層次模型
Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ協(xié)議的層次模型如圖２所示，該協(xié)議分為三層：其中網(wǎng)絡(luò)層為ＴＣＰ和ＩＰｖ４／ＩＰｖ６；鏈路層由ＬＬＣ／ＭＡＣ／ＬＡＰＳ三個子層組成?物理層為ＳＤＨ傳輸網(wǎng)。
Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ按照ＩＴＵ－Ｘ．８６的規(guī)定采用ＬＡＰＳ對以太網(wǎng)ＩＰ數(shù)據(jù)包進(jìn)行鏈路層封裝，從而將以太網(wǎng)幀映射到ＳＤＨ幀中，其協(xié)議層次模型為ＩＰ／Ｅｔｈｅｒｎｅｔ／ＬＡＰＳ／ＳＤＨ。
３ ＥｏＳ的幀格式
ＬＡＰＳ（Ｌｉｎｋ Ａｃｃｅｓｓ Ｐｒｏｃｅｄｕｒｅ ＳＤＨ，ＳＤＨ上的鏈路接入規(guī)程）協(xié)議幀是 ＨＤＬＣ協(xié)議幀的一種變體，它可提供數(shù)據(jù)鏈路服務(wù)及協(xié)議規(guī)范，并可專門對ＳＤＨ網(wǎng)絡(luò)所需傳送的ＩＰ數(shù)據(jù)包進(jìn)行封裝?以便對封裝后的以太網(wǎng)幀進(jìn)行定界（采用標(biāo)志定界）。
使用 ＬＡＰＳ實(shí)現(xiàn)Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ時?其幀映射過程分兩步：一是將以太網(wǎng)的ＭＡＣ幀封裝成ＬＡＰＳ協(xié)議幀；二是將ＬＡＰＳ協(xié)議幀映射到ＳＤＨ幀中。
將以太網(wǎng)的ＭＡＣ幀封裝成ＬＡＰＳ協(xié)議幀的過程如圖３所示。通過ＬＡＰＳ可將ＭＩＩ接口接收到的ＭＡＣ幀使用ＲＳ（協(xié)調(diào)子層）去掉前導(dǎo)（Ｐｒｅａｍｂｌｅ）碼、幀起始定界符（ＳＦＤ）和擴(kuò)展字段（Ｅｘｔｅｎｓｉｏｎ），然后封裝入ＬＡＰＳ協(xié)議幀。
４ ＥｏＳ的嵌入式系統(tǒng)設(shè)計
ＥｏＳ嵌入式系統(tǒng)通常應(yīng)該包含以下三部分：以太網(wǎng)接口部分、協(xié)議轉(zhuǎn)換部分、光接口部分。其中以太網(wǎng)接口部分用于接收以太網(wǎng)數(shù)據(jù)，并對本地網(wǎng)絡(luò)進(jìn)行流量控制；協(xié)議轉(zhuǎn)換部分負(fù)責(zé)幀結(jié)構(gòu)轉(zhuǎn)換，同時協(xié)調(diào)三部分的運(yùn)作；而光接口部分則使用成幀器實(shí)現(xiàn)ＳＤＨ網(wǎng)絡(luò)數(shù)據(jù)的上下路。
４．１ 以太網(wǎng)接口部分
以太網(wǎng)接口部分使用的是雙口千兆以太網(wǎng)控制芯片ＩＸＦ１００２。ＩＦＸ１００２提供有兩個全雙工的獨(dú)立高性能千兆以太網(wǎng)接口，支持ＧＰＣＳ層的接口管理。當(dāng)ＩＦＸ１００２設(shè)置ＳＮＭＰ和ＲＭＯＮ管理計數(shù)后，便可通過ＭＣＵ８／１６接口進(jìn)行訪問操作。每一個ＭＡＣ接口包括一個４ｋ字節(jié)的接收ＦＩＦＯ和一個２ｋ字節(jié)的發(fā)送ＦＩ-ＦＯ，所有數(shù)據(jù)都可以在公共的高性能ＩＸＢＵＳ總線上傳輸。此外，ＩＦＸ１００２芯片完全兼容ＩＥＥＥ ８０２．３和ＩＥＥＥ８０２．３ｚ標(biāo)準(zhǔn)，支持自協(xié)商和流量控制。
ＩＸＦ１００２可以通過對以太網(wǎng)數(shù)據(jù)包包頭的處理達(dá)到提前過濾地址的目的；在包的傳輸中，芯片具有ＩＥＥＥ Ｐ８０２．１Ｑ的ＶＬＡＮ標(biāo)簽添加、刪除和替代功能；而當(dāng)包發(fā)生錯誤時，它會提供忽略或停止發(fā)送的選擇；同時，還提供可編程的無效數(shù)據(jù)包自動過濾功能；當(dāng)ＦＩＦＯ上出現(xiàn)無效數(shù)據(jù)包的時候，芯片可以發(fā)出通知信號。
本設(shè)計中， ＩＸＦ１００２的ＩＸＢＵＳ工作在Ｓｐｌｉｔ（雙向３２位傳輸）模式（如圖４所示），它使用ｆｐｓ ｒｘｆ、ｓｏｐ ｒｘｆ、ｅｏｐ ｒｘｆ．、ｆｐｓ ｔｘｆ?、ｓｏｐ ｔｘｆ、ｅｏｐ ｔｘｆ信號線進(jìn)行握手控制，使用雙向３２位數(shù)據(jù)總線進(jìn)行數(shù)據(jù)傳輸，并可以通過訪問ｆｂｅ ｌ?７：０?來查詢當(dāng)前傳輸?shù)臄?shù)據(jù)是否有效。
４．２ 協(xié)議轉(zhuǎn)換部分
協(xié)議轉(zhuǎn)換部分可通過高速ＦＰＧＡ實(shí)現(xiàn)。本設(shè)計選擇兩片Ａｌｔｅｒａ公司的ＡＰＥＸ２０Ｋ２００Ｅ（Ｉｎｇｒｅｓｓ數(shù)據(jù)和Ｅｇｒｅｓｓ數(shù)據(jù)各一片）來管理不同方向的數(shù)據(jù)；同時為每一片ＦＰＧＡ配備了一塊片外ＳＤＲＡＭ以做為單向ＦＩＦＯ數(shù)據(jù)緩沖器。本部分的主要功能有：
●通過以太網(wǎng)控制芯片的接口總線ＩＸＵＳ獲取和發(fā)送數(shù)據(jù)；
●可按照標(biāo)準(zhǔn)速率及總線寬度將數(shù)據(jù)傳送給ＳＤＨ成幀器，同時接收成幀器的數(shù)據(jù)；
●發(fā)送、接收、處理網(wǎng)絡(luò)控制芯片以及成幀器的握手信號；
●實(shí)現(xiàn)ＬＡＰＳ幀映射，包括自擾碼和速率匹配；
●將經(jīng)過處理的數(shù)據(jù)存儲于相應(yīng)的外部存儲器內(nèi)，等待發(fā)送；
●提供與ＭＣＵ的接口，接受管理控制；
●進(jìn)行各種流量統(tǒng)計，實(shí)施流量控制。
下面是流量控制功能的具體實(shí)現(xiàn)過程。其中：Ｉｎｇｒｅｓｓ表示以太網(wǎng)到ＳＤＨ方向，Ｅｇｒｅｓｓ表示ＳＤＨ到以太網(wǎng)方向。
?１?以太網(wǎng)控制芯片接收本地以太網(wǎng)內(nèi)針對本設(shè)備發(fā)出的ＰＡＵＳＥ幀，并告知Ｉｎ-ｇｒｅｓｓＦＰＧＡ，ＦＰＧＡ將此幀進(jìn)行復(fù)制，并在不經(jīng)ＩｎｇｒｅｓｓＦＩＦＯ列隊的情況下直接送入ＳＤＨ網(wǎng)絡(luò)，然后ＰＡＵＳＥ幀以最快速度到達(dá)遠(yuǎn)端設(shè)備，以中止遠(yuǎn)端以太網(wǎng)中用戶的數(shù)據(jù)發(fā)送。同樣，如果本地Ｅ-ｇｒｅｓｓＦＩＦＯ緩沖器數(shù)據(jù)滿，ＩｎｇｒｅｓｓＦＰＧＡ構(gòu)造的ＰＡＵＳＥ幀也不經(jīng)ＩｎｇｒｅｓｓＦＩＦＯ列隊而直接向遠(yuǎn)端發(fā)送。
?２? 當(dāng)本地ＩｎｇｒｅｓｓＦＩＦＯ緩沖器數(shù)據(jù)滿時，Ｅ-ｇｒｅｓｓＦＰＧＡ向本地以太網(wǎng)控制芯片發(fā)送ＰＡＵＳＥ通知，以太網(wǎng)控制芯片接收到通知后，向本地以太網(wǎng)用戶發(fā)送ＰＡＵＳＥ幀以停止其數(shù)據(jù)發(fā)送。同樣，如果是從ＳＤＨ網(wǎng)絡(luò)上接收到ＰＡＵＳＥ幀，則ＥｇｒｅｓｓＦＰＧＡ立即發(fā)送ＰＡＵＳＥ通知到本地以太網(wǎng)控制芯片，再由以太網(wǎng)控制芯片的ＰＡＵＳＥ幀中止用戶發(fā)送的數(shù)據(jù)。
?３? 在ＭＣＵ控制下，ＥｇｒｅｓｓＦＰＧＡ和ＩｎｇｒｅｓｓＦＰＧＡ都具有ＸＯＮ／ＸＯＦＦ控制功能，可使整個流量控制更加快捷、合理，有利于保證數(shù)據(jù)的完整和正確。
本設(shè)計中，兩片ＦＰＧＡ都可以對ＳＤＲＡＭ進(jìn)行控制，并對其存儲數(shù)據(jù)的容量進(jìn)行計數(shù)，同時生成數(shù)據(jù)存儲位置列表，指示數(shù)據(jù)包在存儲器中的位置以提供給ＭＣＵ查詢。
４．３ 光接口部分
光接口部分選用杰爾系統(tǒng)公司（Ａｇｅｒｅ Ｓｙｓｔｅｍ）的成幀器 ＴＤＡＴ０２１Ｇ２。該成幀器與ＦＰＧＡ的接口為ＵＴＯＰＩＡ。成幀器支持凈荷的上下路，同時可為其發(fā)送處理的數(shù)據(jù)生成ＣＲＣ－１６／３２校驗(yàn)或檢查接收數(shù)據(jù)的校驗(yàn)和是否有效。在ＳＤＨ網(wǎng)絡(luò)側(cè)支持四路的ＳＴＳ－３／ＳＴＭ－１或者兩路的ＳＴＳ－１２／ＳＴＭ－４，本設(shè)計中采用后者。
ＥｏＳ嵌入式系統(tǒng)框圖見圖５，需要說明的是，整個系統(tǒng)各個部分均有ＭＣＵ接口，可以使用一塊低成本的５１單片機(jī)８０Ｃ３２０進(jìn)行整個系統(tǒng)的協(xié)調(diào)控制。
５ 結(jié)束語
本文所提出的嵌入式系統(tǒng)可用作各種通用和專用ＳＤＨ網(wǎng)絡(luò)和以太網(wǎng)設(shè)備的連接，如果在系統(tǒng)中加入解密加密功能，還可以構(gòu)建基于ＥｏＳ技術(shù)的虛擬網(wǎng)ＶＰＮ，具有很好的應(yīng)用前景。
下載文檔
