基于ZigBee技術(shù)的射頻芯片CC2430

摘要：CC2430芯片是Chipcon公司生產(chǎn)的首款符合ZigBee技術(shù)的2.4 GHz射頻系統(tǒng)單芯片。適用于各種ZigBee或類似ZigBee的無線網(wǎng)絡(luò)節(jié)點，包括調(diào)諧器、路由器和終端設(shè)備。文中介紹CC2430芯片的主要特點和引腳功能，以及典型應(yīng)用電路。

關(guān)鍵詞：CC2430芯片 射頻芯片 ZigBee

引 言

　　ZigBee采用IEEE802.15.4標(biāo)準(zhǔn)，利用全球共用的公共頻率2.4 GHz，應(yīng)用于監(jiān)視、控制網(wǎng)絡(luò)時，其具有非常顯著的低成本、低耗電、網(wǎng)絡(luò)節(jié)點多、傳輸距離遠(yuǎn)等優(yōu)勢，目前被視為替代有線監(jiān)視和控制網(wǎng)絡(luò)領(lǐng)域最有前景的技術(shù)之一。

　　CC2430芯片以強大的集成開發(fā)環(huán)境作為支持，內(nèi)部線路的交互式調(diào)試以遵從IDE的IAR工業(yè)標(biāo)準(zhǔn)為支持，得到嵌入式機構(gòu)很高的認(rèn)可。它結(jié)合Chipcon公司全球先進(jìn)的ZigBee協(xié)議棧、工具包和參考設(shè)計，展示了領(lǐng)先的ZigBee解決方案。其產(chǎn)品廣泛應(yīng)用于汽車、工控系統(tǒng)和無線感應(yīng)網(wǎng)絡(luò)等領(lǐng)域，同時也適用于ZigBee之外2.4 GHz頻率的其他設(shè)備。

1 CC2430芯片的主要特點

　　CC2430芯片延用了以往CC2420芯片的架構(gòu)，在單個芯片上整合了ZigBee 射頻(RF)前端、內(nèi)存和微控制器。它使用1個8位MCU（8051），具有128 KB可編程閃存和8 KB的RAM，還包含模擬數(shù)字轉(zhuǎn)換器(ADC)、幾個定時器（Timer）、AES128協(xié)同處理器、看門狗定時器（Watchdog?timer）、32 kHz晶振的休眠模式定時器、上電復(fù)位電路(Power?On?Reset)、掉電檢測電路(Brown?out?detection)，以及21個可編程I/O引腳。

　　CC2430芯片采用0.18 μm CMOS工藝生產(chǎn)，工作時的電流損耗為27 mA；在接收和發(fā)射模式下，電流損耗分別低于27 mA或25 mA。CC2430的休眠模式和轉(zhuǎn)換到主動模式的超短時間的特性，特別適合那些要求電池壽命非常長的應(yīng)用。

　　CC2430芯片的主要特點如下：

　　◆ 高性能和低功耗的8051微控制器核。
　　◆ 集成符合IEEE802.15.4標(biāo)準(zhǔn)的2.4 GHz的 RF無線電收發(fā)機。
　　◆ 優(yōu)良的無線接收靈敏度和強大的抗干擾性。
　　◆ 在休眠模式時僅0.9 μA的流耗，外部的中斷或RTC能喚醒系統(tǒng);在待機模式時少于0.6 μA的流耗，外部的中斷能喚醒系統(tǒng)。
　　◆ 硬件支持CSMA/CA功能。
　　◆ 較寬的電壓范圍（2.0～3.6 V）。
　　◆ 數(shù)字化的RSSI/LQI支持和強大的DMA功能。
　　◆ 具有電池監(jiān)測和溫度感測功能。
　　◆ 集成了14位模數(shù)轉(zhuǎn)換的ADC。
　　◆ 集成AES安全協(xié)處理器。
　　◆ 帶有2個強大的支持幾組協(xié)議的USART，以及1個符合IEEE 802.15.4規(guī)范的MAC計時器，1個常規(guī)的16位計時器和2個8位計時器。
　　◆ 強大和靈活的開發(fā)工具。

2 CC2430芯片的引腳功能

　　CC2430芯片采用7 mm×7mm QLP封裝,共有48個引腳。全部引腳可分為I/O端口線引腳、電源線引腳和控制線引腳三類。

2.1 I/O端口線引腳功能

　　CC2430有21個可編程的I/O口引腳，P0、P1口是完全的8位口，P2口只有5個可使用的位。通過軟件設(shè)定一組SFR寄存器的位和字節(jié)，可使這些引腳作為通常的I/O口或作為連接ADC、計時器或USART部件的外圍設(shè)備I/O口使用。

　　I/O口有下面的關(guān)鍵特性：

　　◆ 可設(shè)置為通常的I/O口，也可設(shè)置為外圍I/O口使用。
　　◆ 在輸入時有上拉和下拉能力。
　　◆ 全部21個數(shù)字I/O口引腳都具有響應(yīng)外部的中斷能力。如果需要外部設(shè)備，可對I/O口引腳產(chǎn)生中斷，同時外部的中斷事件也能被用來喚醒休眠模式。

　　1～6腳（P1_2～ P1_7）： 具有4 mA輸出驅(qū)動能力。
　　8，9腳（P1_0，P1_1）： 具有20 mA的驅(qū)動能力。
　　11～18腳（P0_0 ～P0_7）： 具有4 mA輸出驅(qū)動能力。
　　43，44，45，46，48腳（P2_4，P2_3，P2_2，P2_1，P2_0）：具有4 mA輸出驅(qū)動能力。

2.2 電源線引腳功能

　　7腳（DVDD）： 為I/O提供2.0～3.6 V工作電壓。
　　20腳（AVDD_SOC）： 為模擬電路連接2.0～3.6 V的電壓。
　　23腳（AVDD_RREG）： 為模擬電路連接2.0～3.6 V的電壓。
　　24腳（RREG_OUT）： 為25，27～31，35～40引腳端口提供1.8 V的穩(wěn)定電壓。
　　25腳 (AVDD_IF1 )： 為接收器波段濾波器、模擬測試模塊和VGA的第一部分電路提供1.8 V電壓。
　　27腳（AVDD_CHP）： 為環(huán)狀濾波器的第一部分電路和充電泵提供1.8 V電壓。
　　28腳（VCO_GUARD）： VCO屏蔽電路的報警連接端口。
　　29腳（AVDD_VCO）: 為VCO和PLL環(huán)濾波器最后部分電路提供1.8 V電壓。
　　30腳（AVDD_PRE）: 為預(yù)定標(biāo)器、Div?2和LO緩沖器提供1.8 V的電壓。
　　31腳（AVDD_RF1）: 為LNA、前置偏置電路和PA提供1.8 V的電壓。
　　33腳（TXRX_SWITCH）: 為PA提供調(diào)整電壓。
　　35腳（AVDD_SW）: 為LNA/PA交換電路提供1.8 V電壓。
　　36腳（AVDD_RF2）: 為接收和發(fā)射混頻器提供1.8 V電壓。
　　37腳（AVDD_IF2）: 為低通濾波器和VGA的最后部分電路提供1.8 V電壓。
　　38腳（AVDD_ADC）: 為ADC和DAC的模擬電路部分提供1.8 V電壓。
　　39腳（DVDD_ADC）: 為ADC的數(shù)字電路部分提供1.8 V電壓。
　　40腳（AVDD_DGUARD）: 為隔離數(shù)字噪聲電路連接電壓。
　　41腳（AVDD_DREG）: 向電壓調(diào)節(jié)器核心提供2.0～3.6 V電壓。
　　42腳（DCOUPL）: 提供1.8 V的去耦電壓，此電壓不為外電路所使用。
　　47腳（DVDD）: 為I/O端口提供2.0～3.6 V的電壓。

2.3 控制線引腳功能

　　10腳（RESET_N）: 復(fù)位引腳，低電平有效。
　　19腳（XOSC_Q2）: 32 MHz的晶振引腳2。
　　21腳（XOSC_Q1）: 32 MHz的晶振引腳1，或外部時鐘輸入引腳。
　　22腳（RBIAS1）: 為參考電流提供精確的偏置電阻。
　　26腳（RBIAS2）: 提供精確電阻，43 kΩ，±1%。
　　32腳（RF_P）: 在RX期間向LNA輸入正向射頻信號；在TX期間接收來自PA的輸入正向射頻信號。
　　34腳（RF_N）: 在RX期間向LNA輸入負(fù)向射頻信號；在TX期間接收來自PA的輸入負(fù)向射頻信號。
　　43腳 (P2_4/XOSC_Q2): 32.768 kHz XOSC的2.3端口。
　　44腳 (P2_4/XOSC_Q1): 32.768 kHz XOSC的2.4端口。

3 電路典型應(yīng)用

3.1 硬件應(yīng)用電路

　　CC2430芯片需要很少的外圍部件配合就能實現(xiàn)信號的收發(fā)功能。圖1為CC2430芯片的一種典型硬件應(yīng)用電路。

　　電路使用一個非平衡天線,連接非平衡變壓器可使天線性能更好。電路中的非平衡變壓器由電容C341和電感L341、L321、L331以及一個PCB微波傳輸線組成，整個結(jié)構(gòu)滿足RF輸入/輸出匹配電阻(50 Ω)的要求。內(nèi)部T/R交換電路完成LNA和PA之間的交換。R221和R261為偏置電阻，電阻R221主要用來為32 MHz的晶振提供一個合適的工作電流。用1個32 MHz的石英諧振器（XTAL1）和2個電容（C191和C211）構(gòu)成一個32 MHz的晶振電路。用1個32.768 kHz的石英諧振器（XTAL2）和2個電容（C441和C431）構(gòu)成一個32.768 kHz的晶振電路。電壓調(diào)節(jié)器為所有要求1.8 V電壓的引腳和內(nèi)部電源供電，C241和C421電容是去耦合電容,用來電源濾波,以提高芯片工作的穩(wěn)定性。

　
　　　　　　　　　　　　　　圖1CC2430芯片的典型應(yīng)用電路

　　　　　　　　　　　　
　　　　　　　　　　　　　　圖2DMA向Flash寫程序流程

3.2 軟件編程

　　由于篇幅限制,下面僅給出在32 MHz系統(tǒng)時鐘下，用DMA向閃存內(nèi)部寫入程序的流程圖和部分源代碼。DMA向Flash寫程序流程如圖2所示。

　　MOV　　DPTR,#DMACFG ；為DMA通道結(jié)構(gòu)設(shè)定一
　　　　　　　　　　　??；個帶有地址的數(shù)據(jù)指針，
　　　　　　　　　　　??；開始寫入DMA結(jié)構(gòu)
　　MOV　　A,#SRC_HI　??；源數(shù)據(jù)的高位地址
　　MOVX　 @DPTR ,A
　　INC　　DPTR
　　MOV　　A,#SRC_LO　??；源數(shù)據(jù)的低位地址
　　MOVX　 @DPTR,A
　　INC　　DPTR
　　MOV　　A,#0DFh　　??；高位地址的定義
　　MOV　　X@DPTR,A
　　INC　　DPTR
　　MOV　　A,#0AFh　　??；低位地址的定義
　　MOVX　 @DPTR,A
　　INC　　DPTR
　　MOV　　A,#BLK_LEN　 ；數(shù)據(jù)的長度
　　MOVX　 @DPTR,A
　　INC　　DPTR
　　MOV　　A,#012h　　?。?位，單模式，F(xiàn)lash觸發(fā)器使用
　　MOVX　 @DPTR,A
　　INC　　DPTR
　　MOV　　A,#042h　　　；屏蔽中斷，DMA高通道優(yōu)先
　　MOVX　 @DPTR,A
　　MOV　　DMA0CFGL,#DMACFG_LO ；為當(dāng)前的DMA結(jié)
　　　　　　　　　　　　　　　 ；構(gòu)設(shè)置開始地址
　　MOV　　DMA0CFGH,#DMACFG_HI
　　MOV　　DMAARM,#01h?。辉O(shè)置DMA的0通道
　　MOV　　FADDRH,#00h??；設(shè)置閃存高位地址
　　MOV　　FADDRL,#01h　；設(shè)置閃存低位地址
　　MOV　　FWT,#2Ah　　 ；設(shè)置閃存計時
　　MOV　　FCTL,#02h　?。婚_始向閃存寫程序

結(jié)語

　　目前，國內(nèi)外嵌入式射頻芯片中，CC2430芯片是性能最好、功能更強的一個。它結(jié)合了市場領(lǐng)先的Z?StackTM ZigBeeTM協(xié)議軟件和其他Chipcon公司的軟件工具，為開發(fā)出無接口、緊湊、高性能和可靠的無線網(wǎng)絡(luò)產(chǎn)品提供了便利。相信在未來幾年，它的應(yīng)用將會涉及到社會的更多領(lǐng)域。