基于TSI578的串行RapidIO交換模塊設計

摘要：RapidIO互連構架是一種基于可靠性的開放式標準，可應用于連接多處理器、存儲器和通用計算平臺。Tundra公司的TSI578是第三代交換機芯片，可支援串行RapidIO的處理器與周邊設備互連。文中簡要介紹了基于TSI578芯片的RapidIO交換模塊的設計原理和實現(xiàn)方法，并對一些關鍵技術進行介紹。
關鍵詞：RapidIO；TSI578；交換模塊

0 引言
    RapidIO互連構架作為一種基于可靠性的開放式互連協(xié)議標準，以其高效率、高穩(wěn)定性、低系統(tǒng)成本等特點，可為通信系統(tǒng)各器件間提供高帶寬、低延時數(shù)據(jù)傳輸?shù)慕鉀Q方案。同時，它還擁有支持點對點或點對多點的通信能力，并支持DMA操作和消息傳遞，同時支持多種拓撲結構，因而可為數(shù)據(jù)處理性能的穩(wěn)定快速提升提供強有力的保障。Tundra公司的TSI578是第三代交換機芯片，可支援串列RapidIO的處理器與周邊設備的互連。該交換芯片可支持80Gb／s的聚合帶寬。借助TSI578系列交換機，用戶可用較低的成本開發(fā)出功能強大、性能卓越的系統(tǒng)。T-SI578可為設計人員和架構工程師提供極強的伸縮性。
    如何設計基于RapidIO接口的高速電路的信號完整性性能是關鍵問題，因此，本文在介紹TSI578硬件設計的基礎上，也簡要說明了高速電路板的設計方法，并給出了SRIO信號的眼圖。

1 硬件設計方案
    本系統(tǒng)的硬件實現(xiàn)框圖如圖1所示。該平臺以TSI578芯片為核心，同時集成了2片F(xiàn)PGA和一片CPU。其中TSI578可提供8個4X模式的SRIO端口，CPU和2個FPGA分別連接到TSI578的其中一個4X端口上，并通過SRIO實現(xiàn)互連，以對外提供4個4X SRIO接口用于與背板之間的數(shù)據(jù)交換。由于TSI578的應用設計方法是本文側重介紹的內容，因此，下面主要介紹該交換芯片的硬件應用設計方案。

1．1 SRIO交換器件
    TSI578交換機芯片具有非常高的應用伸縮性，可廣泛應用于聯(lián)網(wǎng)、無線與視頻基礎架構等領域，因此，設計者可以充分利用配置選件來有效地管理電源需求，從而進一步提高性能。TSI578可靈活地支援多達8個4x mode或16個1xmode的埠，每個埠可配置為1．25Gb／s、2．5Gb ／s或3．125 Gb／s。而且交換機的所有埠完全獨立，可支援各種寬度與速度配置。
    TSI578具有以下特點：
    ◇伸縮性極強，靈活的埠可支援各種埠寬度與速度，并可提供適用于網(wǎng)狀、光纖與集成系統(tǒng)的單一解決方案；
    ◇有群播功能，可改善分散式處理性能；
    ◇有通信流監(jiān)控功能，可提高性能與光纖管理功能；
    ◇增強的SerDes可最大限度地降低功耗。
1．2 TSI578供電設計
    TSI578芯片需要3種電源，其中內核供電電壓為1．2 V，I／O供電電壓為數(shù)字3．3 V，SERDES供電電壓為模擬3．3 V。由于本模塊沒有對噪聲比較敏感的音頻和射頻等模擬電路，故可以采用DC-DC電路來減少功耗。設計時可選取凌特IXM4600模塊來分別產(chǎn)生3．3 V和1．2 V。該模塊具有高轉換效率、簡單的外圍電路、更小的封裝、低紋波電壓等特點。需要說明的是：TSI578芯片對于上電、斷電時序有著嚴格的要求，上電的順序依次為1．2 V、數(shù)字3．3 V、模擬3．3 V，斷電的順序依次為模擬3．3 V、數(shù)字3．3 V、1．2 V。本設計采用Intersil公司的ISL6123來控制TSI578芯片的上電時序，ISL6123芯片通過在相應的引腳連接不同容值的電容可控制輸出加電控制信號的時間。
1．3 時鐘設計
    TSI578芯片需要3個時鐘源，其中一路156．25MHz差分對時鐘輸入(S_CLK_p／n)用來控制信號的傳輸速率，另一路100 MHz共模時鐘信號(P_CLK)用以控制TSI578內部寄存器的訪問。另外，由100 MHz的高穩(wěn)晶振產(chǎn)生的時鐘信號經(jīng)過驅動芯片后，其中一路可提供P_CLK時鐘，另外一路經(jīng)過AD9516芯片產(chǎn)生所需的差分時鐘信號S_CLK_p／n。RapidIO數(shù)據(jù)的傳輸波特率可通過管腳，分別設置為1．25G、2．5G和3．125G。
1．4 復位設計
    外部復位信號在輸入后，可與手動復位信號一起作為邏輯門的輸入，邏輯門的輸出連接至FPGA的復位控制管腳，從FPGA產(chǎn)生的復位信號可直接提供給TSI578以及其它芯片作為復位輸入。

2 基于信號完整性的高速電路板設計
    對于高速電路板來說，信號完整性問題是非常關鍵的一個問題。信號完整性設計包括兩個方面，一個是原理圖中的信號完整性設計，另一個是PCB中的信號完整性設計。在原理圖設計中，主要考慮反射和地彈效應。對于以上兩個效應的處理，可分別采用阻抗匹配和去耦電容兩種方法進行處理。為了更好的解決信號完整性問題，通常只局限于原理圖設計是遠遠不夠的，更多的工作還在PCB的設計中。PCB中的信號完整性分析包括布線前仿真和布線后仿真，前仿真是指在PCB布局、布線之前，對原理圖中的高速信號進行仿真，以考察信號在虛擬的疊層結構與布線參數(shù)下的傳輸效果，幫助設計者優(yōu)化出一套適合當前電路的PCB疊層結構、布線阻抗與高速設計規(guī)則(線寬、線長、間距等)。后仿真則提供批處理仿真功能，它對PCB進行整板或關鍵網(wǎng)絡進行交互式仿真分析，輸出精確的信號波形、電磁輻射頻譜或眼圖，設計者可以修改布線參數(shù)后再仿真，從而發(fā)現(xiàn)并改善不合理的布線。本設計中的SRIO信號是關鍵的高速信號，根據(jù)PCB仿真結果設計出的PCB疊層結構和設計規(guī)則如表1和表2所列。

3 試驗結果
    依據(jù)本方案設計的交換模塊經(jīng)長期試驗，運行穩(wěn)定，數(shù)據(jù)傳輸帶寬高。圖2所示是示波器測量的信號工作于2．5Gb／s(見圖2(a))和3．125Gb／s(見圖2(b))時的眼圖。從圖2可看出，該接口即使在3．125Gb／s模式下工作，仍然能夠保持很好的信號完整性，可以滿足SRIO信號的判決條件。

4 結束語
    本文介紹了基于TSI578芯片的RapidIO交換模塊的設計原理和實現(xiàn)方法，并在電路設計中運用仿真技術確保了高速電路設計的正確性。隨著科學技術的發(fā)展，基于RapidIO接口的模塊會被越來越多的使用，交換模塊將成為RapidIO互連構架中交換模塊系統(tǒng)設計的一種重要組件模塊，并在嵌入式系統(tǒng)中得到廣泛的應用。