基于SJA1000 IP核的CAN總線通信系統(tǒng)

摘要：分析了CAN總線控制器的工作原理，以SJA1000為模型，提出基于SOPC技術(shù)的CAN總線控制器的設(shè)計(jì)方案，并完成SJA1000 IP核的設(shè)計(jì)；完成了在Altcra的Cyclone III型FPGA芯片上集成微處理器核、SJA1000 IP核、數(shù)據(jù)RAM、程序ROM為一體的完整CAN總線通信系統(tǒng)的設(shè)計(jì)。實(shí)驗(yàn)結(jié)果驗(yàn)證了SJA1000 IP核設(shè)計(jì)方案的合理性。
關(guān)鍵詞：CAN總線；SOPC；IP核；FPGA

引言
    CAN(Controller Area Network)是擰制器局域網(wǎng)的簡(jiǎn)稱，是20世紀(jì)80年代初由德國BOSCH公司提出來的一種串行數(shù)據(jù)通信協(xié)議，主要用于解決當(dāng)時(shí)由于汽車功能越來越多而導(dǎo)致汽車內(nèi)部信號(hào)連接線增多的問題。隨后CAN總線迅速發(fā)展，并于1993年被列入ISO國際標(biāo)準(zhǔn)，形成了IOS 11898標(biāo)準(zhǔn)。至今，CAN總線已經(jīng)被公認(rèn)為幾種最有前途的現(xiàn)場(chǎng)總線之一，其應(yīng)用范圍也從當(dāng)初的汽車行業(yè)擴(kuò)展到了機(jī)械工業(yè)、交通工具、醫(yī)療設(shè)備、建筑、環(huán)境控制等諸多領(lǐng)域中。
    伴隨著CAN總線的高速發(fā)展，用戶對(duì)其也提出了更高的要求。這無疑給CAN總線帶來發(fā)展機(jī)遇的同時(shí)也帶來了巨大的挑戰(zhàn)。在這種新形勢(shì)下，CAN總線原有的設(shè)計(jì)方案和技術(shù)就顯得有些力不從心。
    可編程片上系統(tǒng)(System On a Programmable Chip，SOPC)是一種新型的系統(tǒng)軟硬件協(xié)同設(shè)計(jì)的開發(fā)技術(shù)，是電路系統(tǒng)發(fā)展的一個(gè)重要方向。它在集成度、設(shè)計(jì)靈活性以及可移植性等方面上的優(yōu)越性無疑可以給CAN總線系統(tǒng)設(shè)計(jì)帶來新的動(dòng)力，使其能夠快速地適應(yīng)新形勢(shì)下的挑戰(zhàn)。

1 CAN總線控制器的工作原理
    SJA1000芯片是Philips公司的一款獨(dú)立CAN總線控制器，主要用于移動(dòng)目標(biāo)和一般工業(yè)環(huán)境中的CAN總線系統(tǒng)上。相塒于它的前一款PCA 82C200，SJA1000主要的改進(jìn)是在原有Basic CAN模式的基礎(chǔ)上增加了另一種工作模式(PeliCAN)——這種模式能夠支持擁有很多新特性的CAN 2．0B協(xié)議。出于兼容性的考慮，這兩種工作模式在SJA1000上都能夠?qū)崿F(xiàn)，通過配置時(shí)鐘分頻器寄存器，就可以在兩種工作模式之間轉(zhuǎn)換。但是應(yīng)特別注意的是芯片在復(fù)位后的默認(rèn)模式為BasicCAN。

2 SJA1000的設(shè)計(jì)
2．1 SJA1000的功能
    SJA1000是一款獨(dú)立的CAN總線控制器，在CAN總線網(wǎng)絡(luò)中的功能與作用和一般的CAN總線控制器相同，都是用來實(shí)現(xiàn)CAN總線協(xié)議的模塊。SJA1000在CAN總線系統(tǒng)中的位置如圖1所示。

    在圖中共描繪了2個(gè)節(jié)點(diǎn)：一個(gè)標(biāo)準(zhǔn)參考模型節(jié)點(diǎn)和一個(gè)包含了SJA1000設(shè)備的節(jié)點(diǎn)。通過這樣的對(duì)比可以更加清楚地理解SJA1000的功能與作用。
2．2 SJA1000的結(jié)構(gòu)
    按照SJA1000用戶使用手冊(cè)中的敘述，其內(nèi)部結(jié)構(gòu)如圖2所示。

    從SJA1000的內(nèi)部結(jié)構(gòu)圖可以了解到SJA1000的功能主要是由以下幾個(gè)控制模塊完成：接口管理邏輯、發(fā)送緩沖器、接收緩沖器、驗(yàn)收濾波器、位流處理器、位時(shí)序邏輯、錯(cuò)誤管理邏輯。
2．3 SJA1000 IP核設(shè)計(jì)
    CAN總線控制器在系統(tǒng)中主要是用來完成LLC和MAC子層功能的。在綜合參考了幾種CAN總線控制器之后，我們選定了SJA1000作為實(shí)現(xiàn)目標(biāo)。根據(jù)SJA1000的內(nèi)部結(jié)構(gòu)方框圖，如圖3所示，用Vcrilog HDL語言分別設(shè)計(jì)了寄存器控制模塊、位時(shí)序邏輯模塊、位數(shù)據(jù)流處理器模塊、CRC校驗(yàn)?zāi)K、驗(yàn)收濾波器模塊、FIFO模塊、頂層控制模塊。共有7個(gè)功能模塊來實(shí)現(xiàn)SJA1000的全部功能，其程序結(jié)構(gòu)如圖4所示。

    下面對(duì)這7個(gè)功能模塊的程序設(shè)計(jì)做一個(gè)大概的說明。
    (1)寄存器控制程序
    寄存器控制程序用丁完成SJA1000中所有有關(guān)寄存器操作。設(shè)計(jì)寄存器組子模塊包括模式寄存器、命令寄存器、狀態(tài)寄存器、中斷寄存器、中斷使能寄存器、總線定時(shí)寄存器、仲裁丟失捕獲寄存器、錯(cuò)誤代碼捕獲寄存器、錯(cuò)誤報(bào)警限制寄存器、接收錯(cuò)誤計(jì)數(shù)器、發(fā)送錯(cuò)誤計(jì)數(shù)器、驗(yàn)收代碼寄存器、驗(yàn)收屏蔽寄存器、接收信息計(jì)數(shù)器、接收緩沖器起始地址寄存器、時(shí)鐘分頻寄存器和接收／發(fā)送緩沖器，方便微控制器對(duì)CAN Module內(nèi)部各個(gè)功能模塊的控制。
    (2)位時(shí)序邏輯程序
    位時(shí)序邏輯程序主要負(fù)責(zé)監(jiān)視串行CAN總線，并處理與總線相關(guān)的位時(shí)序問題。在消息發(fā)送的開始處，當(dāng)位時(shí)序邏輯檢測(cè)到總線上由隱性位到顯性位的跳變時(shí)，其內(nèi)部邏輯同步到位流，稱之為硬同步。在接收消息的過程中，檢測(cè)到隱性位到顯性位的跳變時(shí)便會(huì)重同步到位流，稱之為軟同步。位時(shí)序邏輯根據(jù)總線定時(shí)寄存器和總線定時(shí)寄存器的值來決定每個(gè)位周期的采樣點(diǎn)的位置，以補(bǔ)償傳輸延遲和相位漂移所造成的誤差。
    (3)位數(shù)據(jù)流處理器程序
    位數(shù)據(jù)流處理器程序執(zhí)行總線上的錯(cuò)誤檢測(cè)、仲裁、填充和錯(cuò)誤處理等功能。它主要由接收模塊、發(fā)送模塊、錯(cuò)誤管理模塊、CRC校驗(yàn)、驗(yàn)收濾波、FIFO6個(gè)子模塊組成。CRC校驗(yàn)、驗(yàn)收濾波、FIFO子模塊將單獨(dú)設(shè)計(jì)成子程序供位數(shù)據(jù)流處理器程序調(diào)用。
    (4)CRC校驗(yàn)程序
    CRC校驗(yàn)程序主要用來完成CAN總線網(wǎng)絡(luò)中循環(huán)冗余校驗(yàn)碼功能。
    (5)驗(yàn)收濾波器程序
    驗(yàn)收濾波器程序的功能是由驗(yàn)收代碼寄存器(ACR)和驗(yàn)收屏蔽寄存器(AMR)共同完成的。驗(yàn)收代碼寄存器將接收到幀中的標(biāo)識(shí)碼內(nèi)容與其自身的內(nèi)容逐位的進(jìn)行比較，以決定是否要接收這條報(bào)文，驗(yàn)收完全通過后則保存到FIFO中。驗(yàn)收屏蔽寄存器則決定在比較中起作用的驗(yàn)收代碼寄存器的位(驗(yàn)收屏蔽寄存器為0，則相應(yīng)的驗(yàn)收代碼寄存器的位相關(guān)；驗(yàn)收屏蔽寄存器為1，則對(duì)應(yīng)的位無關(guān))。
    (6)先入先出FIFO存儲(chǔ)器程序
    先入先出FIFO存儲(chǔ)器程序的功能是先對(duì)接收的報(bào)文進(jìn)行存儲(chǔ)，并在CPU要求讀出數(shù)據(jù)時(shí)，將接收到的數(shù)據(jù)通過數(shù)據(jù)總線從控制器中讀出。FIFO模塊特點(diǎn)是先進(jìn)入先輸出，后進(jìn)入后輸出。本文中的FIFO存儲(chǔ)器是同步的，只有一個(gè)時(shí)鐘信號(hào)。
    (7)頂層控制程序
    頂層控制程序(can_top)是整個(gè)CAN總線控制器SJA1000 IP核的最上層模塊，主要負(fù)責(zé)調(diào)用并控制以上6個(gè)程序模塊協(xié)同工作。
    程序全部設(shè)計(jì)完后，通過使用QuartusII9．0的編譯和綜合將整個(gè)程序封裝成模塊符號(hào)的形式，如圖5所示。這樣方便存后面的CAN總線通信系統(tǒng)設(shè)計(jì)中調(diào)用。

    對(duì)CAN總線控制器IP核的仿真是在ModelSim軟件測(cè)試平臺(tái)中進(jìn)行的，其仿真結(jié)果如圖6所示。

    從圖6中我們可以得出：白色豎線處發(fā)送成功狀態(tài)(tx_successful)置1，豎線前面一段時(shí)間內(nèi)，CAN總線控制器IP核的發(fā)送狀態(tài)(transmit _status)為1，接收狀態(tài)(receive_status)為0，這說明控制器前面已成功地完成了一次發(fā)送操作；隨后硬同步(hard_sync)置1，發(fā)送狀態(tài)為
0，接收狀態(tài)為1，控制器又開始一次接收操作，并在接收完后發(fā)送應(yīng)答位(send_ack置1)，且置info_empty為1。

3 SJA1000 IP核的CAN總線通信系統(tǒng)設(shè)計(jì)
    基于SJA1000 IP核的CAN總線通信系統(tǒng)是將8051IP核、數(shù)據(jù)RAM、程序ROM以及CAN總線控制器IP核一同設(shè)計(jì)到FPGA芯片內(nèi)，從而構(gòu)成SPOC系統(tǒng)的?；贗P核復(fù)用技術(shù)的CAN總線硬件連接圖如圖7所示。和傳統(tǒng)的CAN總線系統(tǒng)構(gòu)架不同，本文的設(shè)計(jì)采用的是FPGA而不是單片機(jī)作為CAN總線通信系統(tǒng)的控制器。相對(duì)于單片機(jī)等微處理器而言，F(xiàn)PGA有著其獨(dú)特的優(yōu)勢(shì)：I／O口資源豐富，可以很容易地實(shí)現(xiàn)更多的擴(kuò)展功能；而且在電路設(shè)計(jì)中除了極少數(shù)必要的外圍器件外，其余的電路都可以集成設(shè)計(jì)到FPGA中。這樣做可以減少由于器件較多而產(chǎn)生的電磁干擾的可能性，而且還可以減少系統(tǒng)的體積和功耗、提高系統(tǒng)的可靠性。
    在CAN 2．0B協(xié)議中，為了能夠達(dá)到設(shè)計(jì)透明度以及實(shí)現(xiàn)靈活性，根據(jù)ISO／OSI參考模型，CAN被細(xì)分為以下不同的層次：
    ①數(shù)據(jù)鏈路層。其中包括邏輯鏈路控制子層(LLC)和介質(zhì)訪問控制子層(MAC)。
    ②物理層。物理層的作用是在不同節(jié)點(diǎn)之間根據(jù)所有的電氣屬性進(jìn)行位的實(shí)際傳輸，它是由CAN總線驅(qū)動(dòng)器和電氣線路構(gòu)成的。
    邏輯鏈路控制子層(LLC)和介質(zhì)訪問控制子層(MAC)的功能，即報(bào)文分幀、仲裁、應(yīng)答、錯(cuò)誤檢測(cè)和標(biāo)定、報(bào)文濾波、過載通知以及恢復(fù)管理都是由CAN總線控制器實(shí)現(xiàn)。因此，CAN總線控制器IP核(CAN_Module)主要完成LLC和MAC子層的功能。

4 CAN總線通信系統(tǒng)的測(cè)試與驗(yàn)證
4．1 硬件電路的設(shè)計(jì)
    CAN總線SOPC硬件連接圖如圖7所示，下面對(duì)圖7所示的兩個(gè)部分進(jìn)行簡(jiǎn)單介紹。

4．2 系統(tǒng)的控制部分
    控制部分選用的是KX_7C5E型實(shí)驗(yàn)電路板，該實(shí)驗(yàn)板中的FPGA目標(biāo)芯片是Altera公司的Cyclonc III型EP3C5E144C8。其中FPGA芯片包含有8051單片機(jī)IP核、CAN總線控制器IP核、內(nèi)部程序ROM、內(nèi)部數(shù)據(jù)RAM和鎖相環(huán)(PLL)等模塊。
4．3 CAN總線收發(fā)器部分
    因?yàn)镕PGA芯片的供電電壓和I／O口輸出電平為+3．3 V，所以在設(shè)計(jì)中CAN總線收發(fā)器選用的供電電壓也必須是3．3 V的。CTM1050T CAN總線收發(fā)器模塊是集成電源隔離、電氣隔離、CAN總線收發(fā)器和CAN總線保護(hù)于一體的CAN總線隔離收發(fā)器模塊。有了CAN總線隔離收發(fā)器，就可以很好地實(shí)現(xiàn)CAN總線上各節(jié)點(diǎn)電氣、電源之間的完全隔離和獨(dú)立，這樣可以提高各個(gè)節(jié)點(diǎn)的穩(wěn)定性和安全性。該模塊的TXD、RXD引腳不需要外接其他元器件就可以很好地兼容+3．3 V及+5 V的CAN總線控制器。因此在圖7中我們將FPGA的I／O口與CTM1050T的引腳直接相連，故沒有設(shè)計(jì)任何外圍電路。
    最后通過使用KX_7C5E型實(shí)驗(yàn)電路板、CAN總線收發(fā)器、USBCAN-II、CAN總線實(shí)驗(yàn)臺(tái)實(shí)驗(yàn)，能夠進(jìn)行基本的收發(fā)，驗(yàn)證了系統(tǒng)的可行性。

結(jié)語
    本文已成功驗(yàn)證了基于SJA1000 IP核的CAN總線通信系統(tǒng)的可行性，該設(shè)計(jì)充分展現(xiàn)了片上可編程系統(tǒng)的靈活性和可移植性，減小了系統(tǒng)體積和功耗，完全可以代替原有傳統(tǒng)的CAN總線系統(tǒng)方案。