基于單片機的低頻數(shù)字相位測量儀的設計

　　頻率是信號的重要參數(shù)之一，如何獲得這一準確數(shù)據(jù)已經(jīng)在信息領域顯得越來越重要了［1，2］。相位測量在信號提取、檢測、處理等方面有著重要的應用［3］。本設計采用89C52單片機和可編程邏輯器件（CPLD）為核心，利用單片機進行數(shù)據(jù)處理并顯示結果,軟件采用匯編語言實現(xiàn),構成低頻信號頻率相位測量儀。?

1系統(tǒng)工作原理
　　本設計以89C52單片機和可編程邏輯器件（CPLD）為核心，構成低頻信號頻率相位測量儀。該儀器具有移相、頻率和相位測量2大功能。移相電路由移相網(wǎng)絡和信號放大電路組成，對固定頻率信號（100 Hz，1 kHz，10 kHz）可滿足-45~+45的相移要求；頻率、相位測量電路由阻抗變換電路、整形電路、分頻電路、計數(shù)器電路、鎖存器、數(shù)據(jù)處理和顯示電路等組成，可對10 Hz~20 kHz信號進行頻率和相位測量。單片機系統(tǒng)是整個硬件系統(tǒng)的核心，他既是協(xié)調(diào)整機工作的控制器，又是數(shù)據(jù)處理器，并完成對最終顯示的控制。
　　(1) 單片機89C52（內(nèi)部帶8 kB FLASH ROM）、地址鎖存器74LS573和數(shù)據(jù)存儲器6264（內(nèi)部 RAM為8 kB）構成的［4］。
　　(2) 數(shù)據(jù)處理主要是正確判斷對所輸入的信號是測頻還是測相，并完成測頻、測相的功能。
　　(3) 由控制面板、顯示接口芯片8279構成顯示電路。?

2精度分析
　　本設計要求相位測量精度絕對誤差≤1°，因此，在所測信號一個周期中，只有計數(shù)數(shù)值超過360次時才能達到要求。對于被測信號頻率為20 kHz時，其周期為50 μs，在50 μs內(nèi)計數(shù)值為360次，由此可計算出時間基準信號的頻率為20 kHz×360=7.2 MHz，所以采用8 MH z晶振作為時基信號源，完全可以滿足精度要求［5］。?

3系統(tǒng)設計總框圖
　　系統(tǒng)設計總框圖如圖1所示。

?

4測頻、測相的實現(xiàn)
　　測頻、測相電路是本次設計的主要內(nèi)容，此部分采用可編程邏輯器件(CPLD)完成，由單片 機控制。單片機的匯編程序就是按照CPLD的設計原理而編寫的［6，7］。

　　圖2，圖3分別為測頻、測相的流程圖。為了便于說明，畫出此系統(tǒng)結構圖，如圖4所示。

　　CPLD電路描述：首先經(jīng)過掃描P1?1控制74257（2選1）電路，選擇測頻還是測相，如果為高 電平則測頻，利用單片機產(chǎn)生10次中斷產(chǎn)生的秒信號，即在1 s中信號的脈沖數(shù)，其中計數(shù)器是由6個74193搭成的24位計數(shù)器，經(jīng)鎖存器鎖存，等待單片機讀出；如果為低電平則測相。測相時先調(diào)用了測頻的程序但并不顯示，而是存起來待用，然后給D觸發(fā)器清零，否則得到的異或值不同，如圖3所示。a′,b′經(jīng)過異或生成相位信號并發(fā)出中斷請求，與8 MHz的時基信號相與所產(chǎn)生的脈沖由計數(shù)器計數(shù)，然后把所計的數(shù)送入鎖存器鎖存，等待單片機讀數(shù)。?

5結語
　　本文采用單片機和可編程邏輯器件（CPLD）作為低頻數(shù)字相位測量儀的核心部分。用89C52進行數(shù)據(jù)控制、處理，送到顯示器顯示，硬件結構簡單，軟件采用匯編語言實現(xiàn)，程序簡單可讀寫性強，效率高。與傳統(tǒng)的電路相比，具有處理速度快、穩(wěn)定性高、性價比高的優(yōu)點。

參考文獻

［1］Joseph J CARR.射頻電路設計理論與應用［M］.北京：電子工業(yè)出版社，2002.
［2］Ken C Phkmann.數(shù)字音頻原理與應用［M］. 北京：電子工業(yè)出版社，20 02.
［3］張厥勝，張會寧，邢靜.鎖相環(huán)頻率和成器［M］.北京：電子工業(yè)出版社，1997.
［4］余永權.ATMLE89系列單片機應用技術［M］. 北京：北京航空航天大學出版社,2002.
［5］周明德.微型計算機原理及應用［M］.北京：清華大學出版社,1998.
［6］張迎新.單片微型計算機原理、應用及接口技術［M］.北京：國防工業(yè)出版社，2003.
［7］馮濤，王程.可編程邏輯器件開發(fā)技術［M］.北京:電子工業(yè)出版社，2002.