基于TMS320VC5410和TLVl571的數(shù)據(jù)采集系統(tǒng)

摘要：為提高信號采集系統(tǒng)采樣速度，增強系統(tǒng)可靠性，降低系統(tǒng)功耗，設(shè)計了一種基于TMS320VC5410和TLVl571的高速信號采 集系統(tǒng)。通過TLV1571對模擬信號進行采樣，然后經(jīng)．A／D轉(zhuǎn)換后變換為數(shù)字信號，DSP通過定時中斷每隔一段時間就讀取一次采樣數(shù)據(jù)并對數(shù)據(jù)進行處 理。然后介紹這個系統(tǒng)的硬件電路各主要器件選擇的原因、連接方法，實現(xiàn)方法及系統(tǒng)調(diào)試過程中應(yīng)該注意的事項。實驗結(jié)果表明這個系統(tǒng)完全能夠滿足采樣速度在 1．25 Mb／s信號的采集處理工作。在1．25 Mb／s的采樣速度及10位采樣精度條件下可以同時實現(xiàn)8路模擬信號的采樣工作。
關(guān)鍵詞：TMS320VC5410；TLVl571；控制寄存器；自測

    在應(yīng)用DSP進行數(shù)字信號處理時，通常都要用采樣電路對模擬信號進行采樣，然后進行A／D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號再進行數(shù)據(jù)處理。這里給出一種由TLVl571與TMS320VC5410組成的信號采集系統(tǒng)。

1 TLVl571簡介
    在DSP的外圍電路中，A／D轉(zhuǎn)換器比較重要。基于不同的應(yīng)用，可選擇不同性能指標(biāo)和價位的芯片。一般的A／D轉(zhuǎn)換器的選擇主要考慮：轉(zhuǎn)換精度、轉(zhuǎn)換時間、轉(zhuǎn)換器的價格。
    這里選擇了TI公司專門為DSP配套的一種10位的并行A／D轉(zhuǎn)換器TLVl571，該器件給定的CLK頻率達到的等效最大采樣頻率為(1／16)fCLK。
1．1 TLVl571的內(nèi)部結(jié)構(gòu)及引腳定義
    TLVl57l的內(nèi)部結(jié)構(gòu)及引腳功能定義如圖l及表l所示。

    TLVl57l采用2．7～5．5 V的單電源工作，能接受0～3．3 V的模擬輸入電壓。此時以625 Kb／s的速度使輸入電壓數(shù)字化。在5 V電壓下，以最大1．25 Mb／s的速度使輸入電壓數(shù)字化。該A／D轉(zhuǎn)換器具有速度高，接口簡單以及功耗低等特點，成為需要模擬輸入的高速數(shù)字信號處理的理想選擇。
1．2 TLVl571的初始化
    上電后，必須為低電平以開始I／O周期，INT／EOC最初為高電平。TLVl571要求兩個寫周期以配置兩個控制寄存器。從掉電狀態(tài)返回后的首次轉(zhuǎn)換可能無效，應(yīng)當(dāng)不予考慮。
1. 3 TLVl571的控制寄存器控制字的設(shè)置
    TLV1571的控制寄存器格式如表2所示，它可以實現(xiàn)軟件配置，其兩個最高有效位D9和D8用于寄存器尋址，其余的8位用作控制數(shù)據(jù)位。在寫周期內(nèi)所有 寄存器位同時寫入控制寄存器，用戶可配置兩個控制寄存器CR0和CR1，對于控制寄存器0(CR0)，A1：A0=00，其配置如表3所示；對于控制寄存 器1(CR1)，A1：A0=01，其配置如表4所示。

    通過改變控制寄存器的控制字，可以選擇TLVl571的工作方式。通過配置CR0．D5可以選擇時鐘源，對于時鐘源的選擇，有內(nèi)部時鐘和外部時鐘，它的內(nèi)部具有10 MHz振蕩器。通過配置CR1．D6可以選擇內(nèi)置振蕩器的工作速度，配置為(10±1)MHz或(20±2)MHz。輸出方式也有2種方式：二進制輸出和補碼輸出。
    在單通道輸入方式下則CR0．D3=0，CR1．D7=O；采用軟件啟動方式則CR0．D7=1；采用內(nèi)部時鐘源則CR0．D5=0；內(nèi)部時鐘源振蕩頻率設(shè)置為20 MHz則CR1．D6=1；采用二進制輸出方式，則CR1．D3=0。所以最終得到的控制寄存器控制字為：CR0=00COH，CR1=0140H。在單通道軟件啟動時．最初由的上升沿啟動采樣，在的上升沿發(fā)生采樣：在采樣開始后的6個時鐘周期后開始轉(zhuǎn)換，INT方式時，每次轉(zhuǎn)換后產(chǎn)生一個脈沖；EOC方式時，轉(zhuǎn)換開始，EOC由高電平變至低電平，轉(zhuǎn)換結(jié)束后換回高電平。
1．4 TLV1571的自測
    TLVl571提供了3種自測方式。當(dāng)采用這些自測方式的時候，不用提供外部信號便可檢查A／D轉(zhuǎn)換器本身工作是否正常。通過寫CR1(D1、DO)來控 制這3種自測方式，具體方法如表5所示。另外當(dāng)CR1．D2=1，CR1(D1、DO)=0時，此時回輸出寫入CR0控制寄存器的控制字；當(dāng)CR1．D- 2=1，CR1(D1、DO)=1時，此時回輸出寫入CR1控制寄存器的控制字，也可以用來測試和檢驗控制字是否正確寫入控制寄存器及A／D轉(zhuǎn)換器是否正 常工作。

2 的接口連接及調(diào)試
2．1 TLVl571與TMS320VC5410的接口
    TLV157l與TMS320VC5410的接口連接很簡單，如圖2所示。這個系統(tǒng)中沒有采用硬件啟動采樣控制的方法，而是采用了軟件啟動的控制方法。時 鐘信號也是采用A／D轉(zhuǎn)換器的內(nèi)部時鐘。如果需要外部時鐘輸入，可以由DSP提供一個精確而且可以根據(jù)需要控制變化的時鐘信號。本設(shè)計采用查詢方法來讀取 轉(zhuǎn)換后的數(shù)據(jù)。另外在設(shè)計電路時要注意，當(dāng)供電電壓為3 V時，TLVl571提供的采樣速度是625 ks／s，此時它的功耗為12 mW；當(dāng)供電電壓為5 V時，它提供的采樣速度是1．25 Ms／s，功耗為35 mW。

2．2 系統(tǒng)的調(diào)試
    在調(diào)試這個系統(tǒng)時，由于DSP外部的I／O空間的調(diào)試，基本上只涉及如何選通該空間，如何從外部空間取數(shù)據(jù)或讀數(shù)據(jù)，如何和外部空間建立 握手信號，但是要注意的是DSP與外圍器件時序上的配合。特別是對于數(shù)據(jù)線信號的讀取，當(dāng)系統(tǒng)中有多個器件共享DSP數(shù)據(jù)線的時候，一定要處理好各個器件 的時序配合。使處于非工作狀態(tài)的器件的數(shù)據(jù)線處于高阻狀態(tài)，以免影響正常工作的器件的數(shù)據(jù)讀寫。在對TLV-l57l調(diào)試過程中需要注意以下問題：1)必 須將TLVl571的2個狀態(tài)字正確地寫入到A／D，可以在寫入后讀一次數(shù)據(jù)來確認(rèn)寫入數(shù)據(jù)的正確性，也可以采用循環(huán)寫入方式利用示波器觀察寫入的兩個脈 沖信號，另外也可以用讀出寫入CRO、CR1控制寄存器控制字的方法來判斷控制字是否正確寫入了TLVl571的控制寄存器內(nèi)，也可以判斷器件是否正常工 作；2)TMS320VC5410的讀寫信號只有一根地址線，所以需利用XF引腳控制TLVl57l的讀信號，且必須在DSP每次讀入數(shù)據(jù)后，用軟件控制 XF引腳輸出信號到TLVl57l，否則A／D將不再采樣。另外如果采用DSP定時中斷來讀取數(shù)據(jù)的時候，在設(shè)置定時中斷時，中斷間隔只要大于 TLVl571工作頻率所需采樣周期數(shù)，可以不用查詢的方法來讀取EOC信號，而是直接讀取采樣數(shù)據(jù)，然后控制XF輸出信號使它進行下一次采樣工 作；3)TLVl571不能采樣負(fù)的電壓信號，如果必須采樣負(fù)的電壓信號，可以人為引入一個直流信號，將負(fù)電壓抬高到正電壓，而DSP要在采樣信號中減去 引入的直流信號；4)為了驗證采樣信號是否正確，可以在CCS下畫出所采樣數(shù)據(jù)的時域圖或頻域圖。

3 結(jié)束語
    實驗證明該系統(tǒng)可以滿足一般高速實時信號的采樣和處理工作，驗證了在單通道下該系統(tǒng)可以達到最高1．25 Ms／s的采樣速度，而且通過調(diào)整DSP定時中斷時間可以方便的獲得在該系統(tǒng)最大采樣頻率(1．25 Mb／s)以下的各種采樣速度，可以靈活的滿足多種應(yīng)用。另外這個系統(tǒng)支持最多8路的高速實時數(shù)據(jù)信號采集，通過配置正確的A／D轉(zhuǎn)換器控制字CRO、CR1就可以方便的調(diào)整輸入信號的數(shù)量，而硬件電路不
用改變。在實際的實驗中，將這個系統(tǒng)制作成了一個最小系統(tǒng)，通過修改加入所需要的器件，可以將這個系統(tǒng)制作成各種需要專用的數(shù)據(jù)采集系統(tǒng)。