基于SAR系統(tǒng)的高速數(shù)據(jù)采集和存儲(chǔ)系統(tǒng)
掃描二維碼
隨時(shí)隨地手機(jī)看文章
合成孔徑雷達(dá)(SAR)是主動(dòng)式微波成像雷達(dá),近年來隨著合成孔徑雷達(dá)的高速發(fā)展,對(duì)作為重要部分的數(shù)據(jù)采集和存儲(chǔ)系統(tǒng)的要求越來越高,比如對(duì)數(shù)據(jù)采集系統(tǒng)的采樣率、分辨率、存儲(chǔ)深度、數(shù)字信號(hào)處理速度、抗干擾能力等方面提出更高要求。SAR系統(tǒng)的數(shù)據(jù)采集和存儲(chǔ)處理需要滿足正交兩路(I/Q)雷達(dá)回波信號(hào)數(shù)據(jù)同時(shí)采集,并實(shí)現(xiàn)高速傳輸和大容量長(zhǎng)時(shí)間實(shí)時(shí)存儲(chǔ)。根據(jù)這一要求,結(jié)合采集存儲(chǔ)的發(fā)展趨勢(shì),設(shè)計(jì)并實(shí)現(xiàn)了一種應(yīng)用于SAR,基于SATA硬盤的高速數(shù)據(jù)采集和存儲(chǔ)系統(tǒng)。采用FPGA實(shí)現(xiàn)系統(tǒng)工作時(shí)序控制,DSP功能模塊完成信號(hào)的處理和對(duì)硬盤的操作。該系統(tǒng)能夠?qū)崿F(xiàn)脫機(jī),長(zhǎng)時(shí)間,高速大容量的數(shù)據(jù)存儲(chǔ)。
1 系統(tǒng)構(gòu)成及設(shè)計(jì)原理
本系統(tǒng)由模數(shù)轉(zhuǎn)換模塊、采集存儲(chǔ)控制模塊、DSP功能模塊和數(shù)據(jù)存儲(chǔ)器(硬盤)組成。其中模數(shù)轉(zhuǎn)換模塊和采集存儲(chǔ)控制模塊位于電路板1,數(shù)據(jù)存儲(chǔ)接口模塊位于電路板2,板間按照SHB接口協(xié)議通信。系統(tǒng)實(shí)現(xiàn)思路為:首先采集正交輸出的I/O兩路模擬正交信號(hào),經(jīng)過并在雷達(dá)回波有效時(shí)間內(nèi)將數(shù)據(jù)送入DSP功能模塊轉(zhuǎn)化數(shù)據(jù)格式。在兩次回波有效窗的間隔時(shí)間內(nèi),將數(shù)據(jù)存入SATA硬盤中,系統(tǒng)結(jié)構(gòu)如圖l所示。
1.1 數(shù)據(jù)采集模塊
模數(shù)轉(zhuǎn)換模塊主要功能是:在120 MHz的采樣時(shí)鐘下,將I/O兩路模擬正交信號(hào)轉(zhuǎn)換成12位數(shù)字信號(hào),送給后端的采集存儲(chǔ)控制模塊。該模塊由信號(hào)調(diào)理器和A/D轉(zhuǎn)換器2部分構(gòu)成。信號(hào)調(diào)理器主要完成對(duì)輸入信號(hào)的幅度和共模電壓的調(diào)整,A/D轉(zhuǎn)換器將調(diào)整后的模擬信號(hào)均勻采樣得到其量化的數(shù)字信號(hào)。根據(jù)系統(tǒng)要求,運(yùn)算放大器選用AD8351,該器件是用于RF和IF頻段的低功耗差分運(yùn)放,其輸出放大增益和差分共模電壓均可通過調(diào)整片外相應(yīng)電阻阻值實(shí)現(xiàn)。A/D轉(zhuǎn)換器選用AD9430,該器件分辨率為12位,最高轉(zhuǎn)換速度為170百萬次/秒,輸入信號(hào)模擬帶寬為710 MHz,輸出模式可靈活配置。
1.2 采集存儲(chǔ)控制模塊
采集存儲(chǔ)控制模塊是整個(gè)系統(tǒng)運(yùn)行控制的核心部分之一,其內(nèi)部框圖如圖1的FPGA部分。該采集控制模塊的主要功能是:前端采集的數(shù)字信號(hào)在輸出控制模塊的控制下(編碼等處理),經(jīng)SHB送到DSP功能模塊,DSP通過基于紐曼-皮爾遜準(zhǔn)則的滑窗檢測(cè)算法計(jì)算出有效信號(hào)的具體位置,并得到這些參數(shù)(CalEnd、Start、Hold、Error、Pause、Delay、CalPRF、PRF-INCRS和Full),然后經(jīng)過編碼將這些參數(shù)傳送給采集控制模塊,采集控制模塊通過譯碼模塊,恢復(fù)這些參數(shù)并通過這些參數(shù)控制時(shí)序,就可以采集信號(hào)的有效部分。最后通過SHB把這些有效信號(hào)傳給DSP功能模塊,存儲(chǔ)在SATA硬盤中。該采集存儲(chǔ)控制模塊的時(shí)鐘為120 MHz。
根據(jù)設(shè)計(jì)要求,采集存儲(chǔ)控制模塊的最高工作頻率為240 MHz,由于該模塊的主要功能是對(duì)系統(tǒng)中各子模塊的接口連接和控制,所以其外部接口較多,還涉及到多電平模式間的轉(zhuǎn)換和兼容。通過最后的仿真綜合分析,本方案設(shè)計(jì)選用Virtex 4系列的FPGA器件XC4VFXl2。
如圖1中的FPGA框圖,采集存儲(chǔ)控制模塊包括4個(gè)主要的功能模塊,其中總體時(shí)序控制模塊是核心模塊。按照系統(tǒng)工作要求,本系統(tǒng)設(shè)計(jì)并實(shí)現(xiàn)了如下工作:系統(tǒng)開機(jī)后,外部硬件電路將對(duì)系統(tǒng)進(jìn)行自動(dòng)復(fù)位。復(fù)位信號(hào)有效后,總體時(shí)序控制部分將進(jìn)人狀態(tài)“0001”,對(duì)總體時(shí)序控制所有參數(shù)進(jìn)行初始化配置。參數(shù)配置結(jié)束后,將自動(dòng)從狀態(tài)“0001”跳轉(zhuǎn)至狀態(tài)“0010”。狀態(tài)“0010”是總體時(shí)序控制部分的狀態(tài)跳轉(zhuǎn)中樞,該狀態(tài)根據(jù)譯碼產(chǎn)生的控制信號(hào)跳轉(zhuǎn)至相應(yīng)的下一個(gè)工作狀態(tài)。根據(jù)系統(tǒng)工作方案,需要FPGA在接收到START(開始傳送數(shù)據(jù))信號(hào)后,向后端傳送單個(gè)完整的PRI內(nèi)的采樣信號(hào)。此時(shí)CalEnd信號(hào)為系統(tǒng)初始化時(shí),所賦予的初始值‘0’。當(dāng)FPGA接收到START信號(hào)后,將檢測(cè)CalEnd是否為其初始值‘0’,當(dāng)條件“CalEnd=‘0’and START=‘1’”成立時(shí),總體時(shí)序控制部分將從狀態(tài)“0010”跳轉(zhuǎn)至狀態(tài)“001 1”??傮w時(shí)序控制部分跳轉(zhuǎn)至“0011”狀態(tài)后,將在下一個(gè)PRF上升沿到來后,通過PCI輸出管理部分開啟SHB輸出通道,傳送一個(gè)完整PRI內(nèi)的采樣數(shù)據(jù)。數(shù)據(jù)傳送完畢后,自動(dòng)由狀態(tài)“0011”跳轉(zhuǎn)回狀態(tài)“0010”,并關(guān)閉SHB輸出通道。至此,F(xiàn)PGA對(duì)計(jì)算結(jié)束前接收的一次START命令執(zhí)行完畢。當(dāng)信號(hào)檢測(cè)部分一旦檢測(cè)到有效回波位未能完整落入采樣PRI內(nèi)時(shí),將通過SHB輸入端口向FPGA傳送DEIAY信號(hào)。在總體時(shí)序控制部分接收到輸入信號(hào)譯碼產(chǎn)生的DElAY信號(hào)后,將在下一個(gè)PRF上升沿到來后,由狀態(tài)“0010”跳轉(zhuǎn)至狀態(tài)“0100”,當(dāng)延時(shí)完成后自動(dòng)由狀態(tài)“0100”跳轉(zhuǎn)回狀態(tài)“0010”。當(dāng)信號(hào)檢測(cè)結(jié)束后,后端模塊將通過SHB輸入單元把PRF延遲量傳送至FPGA,同時(shí)將總體時(shí)序控制中的Ca-lEnd信號(hào)置高。當(dāng)總體時(shí)序控制部分檢測(cè)到CalEnd信號(hào)為高時(shí),將在下一個(gè)PRF上升沿到來后,由狀態(tài)“0010”跳轉(zhuǎn)至狀態(tài)“0101”。在狀態(tài)“0101”中,根據(jù)計(jì)算的PRF延遲結(jié)果,對(duì)采樣PRF的位置進(jìn)行一次延遲。延遲結(jié)束后,將自動(dòng)跳轉(zhuǎn)至狀態(tài)“0110”。狀態(tài)“0110”中??傮w時(shí)序控制部分將通過SHB輸出控制模塊關(guān)閉SHB通道。同時(shí)等待數(shù)據(jù)傳送開始信號(hào)START。
2 DSP功能模塊
DSP功能模塊主要由SMT387模塊完成。本設(shè)計(jì)利用TMS320C6415型DSP完成了對(duì)回波信號(hào)采集數(shù)據(jù)的分析處理,并為前端數(shù)據(jù)模塊提供相應(yīng)計(jì)算結(jié)果,使信號(hào)采集模塊得以準(zhǔn)確完成對(duì)回波信號(hào)的有效采集。同時(shí),利用SMT6087的文件操作系統(tǒng)將采樣數(shù)據(jù)轉(zhuǎn)換為FAT32文件系統(tǒng)下的數(shù)據(jù)格式,并將數(shù)據(jù)存人SATA硬盤中。
SMT387是一款專門用于數(shù)據(jù)硬盤存儲(chǔ)的DSP功能模塊。其主要特點(diǎn)有:
1)雙SATA硬盤接口,采用Silicon Image Serial ATALink 3512;
2)600 MHz工作頻率的TMS320C6415DSP;
3)Virtex-ⅡPro FPGA;
4)1組60針的SHB接口;
5)8 MB的Flash為脫機(jī)工作提供配置,其中數(shù)據(jù)傳輸采用的SHB協(xié)議是一種高速數(shù)據(jù)傳輸協(xié)議,其傳輸速率可達(dá)240 MB/s。
SHB總線由兩組相互獨(dú)立的SunDance數(shù)據(jù)總線(SunDance Digital Bus,SDB)單元SDBl和SDB2構(gòu)成,每組SDB單元含有16根數(shù)據(jù)線,3根控制信號(hào)線WEN,REQ,ACK和1根時(shí)鐘線CLK。每組SDB單元均可獨(dú)立地配置為單向收發(fā)或雙向收發(fā)的工作模式。
在本系統(tǒng)中,采用滑窗檢測(cè)的方法對(duì)有效回波進(jìn)行檢測(cè)?;皺z測(cè)器在PRI內(nèi)對(duì)N個(gè)采樣樣本點(diǎn)求平方和,其檢測(cè)變量數(shù)學(xué)表達(dá)式:
式中,Gn為檢測(cè)變量的初始值;xi,xj為A/D輸出采樣樣本點(diǎn),i,j=0為單個(gè)完整PRI內(nèi)采樣數(shù)據(jù)的起始點(diǎn),i,j=M-1為該P(yáng)RI內(nèi)采樣數(shù)據(jù)的終止點(diǎn);M為單個(gè)完整PRI內(nèi)采樣點(diǎn)總數(shù),N為檢測(cè)滑窗寬度。當(dāng)Gj超過所設(shè)定門限β(Gj>β)時(shí),則認(rèn)為此時(shí)信號(hào)有效。
根據(jù)輸出的噪聲采樣樣本點(diǎn)xi,可計(jì)算得到xi的均值、方差和門限:
其檢測(cè)具體流程如下圖2所示。
下面是DSP中的的部分代碼(其中很多函數(shù)是SMT6087操作系統(tǒng)自帶的):
3 測(cè)試結(jié)果
本系統(tǒng)的主要功能就是檢測(cè)有效信號(hào)的位置并對(duì)有效信號(hào)進(jìn)行存儲(chǔ)。測(cè)試方案:利用Tektronix AWG420信號(hào)源輸出30 MHz中頻,10 MHz帶寬,10 us脈寬的線性調(diào)頻信號(hào)模擬實(shí)際工作中的線性調(diào)頻信號(hào)。PRF為1 kHz,系統(tǒng)采樣率為120 MHz。用示波器(Tektronix TDS505Z)進(jìn)行觀察,信號(hào)檢測(cè)結(jié)果如圖3所示,圖3(a)無輸入信號(hào),所以沒有有效回波信號(hào),只有數(shù)據(jù)采集窗;由圖3(b)可見,當(dāng)有信號(hào)輸入時(shí),開機(jī)后數(shù)據(jù)采集窗迅速鎖定有效信號(hào)位置,有效信號(hào)在采樣窗內(nèi),說明DSP功能模塊正確地鎖定了信號(hào)的有效位置。圖4和圖5是整機(jī)現(xiàn)場(chǎng)測(cè)試結(jié)果,輸入脈沖壓縮信號(hào)。圖4是輸入的I/O信號(hào)頻譜,圖5是從硬盤中讀出的信號(hào)經(jīng)傅里葉變換后的頻譜,因此本采集存儲(chǔ)系統(tǒng)能夠成功完成數(shù)據(jù)的采集和存儲(chǔ)功能。
4 結(jié)論
該系統(tǒng)運(yùn)用紐曼-皮爾遜準(zhǔn)則的滑窗檢測(cè)算法檢測(cè)回波信號(hào)中有效信號(hào)的位置,達(dá)到只存儲(chǔ)有效信號(hào),大大降低了對(duì)存儲(chǔ)速度的要求。該系統(tǒng)還設(shè)計(jì)了一套基于SMT6087操作系統(tǒng)的數(shù)據(jù)格式轉(zhuǎn)換軟件,可以不通過計(jì)算機(jī)直接將數(shù)據(jù)轉(zhuǎn)換為FAT32格式,大大提高了系統(tǒng)在野外工作的能力。但紐曼-皮爾遜準(zhǔn)則存在一定漏檢概率,也就是會(huì)丟失一些有效信號(hào),使得采集的信號(hào)不夠完整。為了提高存儲(chǔ)數(shù)據(jù)的準(zhǔn)確性,設(shè)計(jì)一套完全不丟失數(shù)據(jù)的采集存儲(chǔ)系統(tǒng)其有重大意義。