容性設(shè)備絕緣監(jiān)測數(shù)據(jù)采集系統(tǒng)硬件電路設(shè)計(jì)

摘要：介紹了容性設(shè)備在線絕緣性能檢測系統(tǒng)中，數(shù)據(jù)采集硬件電路的設(shè)計(jì)思路。采用DSP技術(shù)實(shí)現(xiàn)數(shù)字濾波和相位換算。提高了系統(tǒng)的抗干擾能力。16位雙極性A／D轉(zhuǎn)換器，大大提高了信號的精度。采用程控增益的辦法，提高了系統(tǒng)增益的穩(wěn)定性?，F(xiàn)場采集的實(shí)時(shí)數(shù)據(jù)來看，交流信號電流幅值偏差在±5％之內(nèi)，相位的誤差為0～3％，并且硬件系統(tǒng)穩(wěn)定可靠。
關(guān)鍵詞：DSP2812容性設(shè)備；介質(zhì)損耗；數(shù)據(jù)采集；ADS8365

0 引言
    容性設(shè)備是指絕緣結(jié)構(gòu)采用電容屏的電氣設(shè)備，主要包括耦合電容器(OY)、套管、電流互感器(CT)以及電容式電壓互感器(CVT)等。在變電站中，高壓容性設(shè)備是其重要的組成部分。這些高壓容性設(shè)備絕緣性能的好壞，對于整個(gè)變電站的運(yùn)行安全至關(guān)重要?，F(xiàn)有的技術(shù)手段是通過測量介質(zhì)損耗tan δ及電容量Cx，可較為靈敏地發(fā)現(xiàn)電容型設(shè)備的絕緣缺陷。目前所有的在線監(jiān)測系統(tǒng)均把介損作為重點(diǎn)測量的對象。
    為了提高系統(tǒng)監(jiān)測的精度，本系統(tǒng)采用基于相對本地測量單元的數(shù)字介損測量技術(shù)。放棄傳統(tǒng)的過零比較技術(shù)，利用TMS320F2812具有較強(qiáng)的數(shù)字運(yùn)算能力，通過DFT算法，精確的提高系統(tǒng)介損測量的準(zhǔn)確度。

1 數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案
    在以往的系統(tǒng)設(shè)計(jì)中，通常采用母線的電壓作為基準(zhǔn)進(jìn)行測試，但是這種測試方式經(jīng)常會(huì)受到現(xiàn)場環(huán)境和傳輸過程的干擾影響。為了減小干擾，可以采用系統(tǒng)的供電電源為基準(zhǔn)源。這樣不但可以減小干擾提高精度，操作起來也十分的方便。系統(tǒng)測量的方案如圖1所示，在該系統(tǒng)中，假設(shè)流過系統(tǒng)的阻性電流為Ix，而系統(tǒng)的容性電流為In。同時(shí)，設(shè)基準(zhǔn)源流過參考電阻Rs的電流為Is。利用高精度電流傳感器把被測電流信號Ix，In變換為電壓信號Ux，Un。電流傳感器在±12 V直流電源的供電下可以將100μA～700 mA的電流信號轉(zhuǎn)換成電信號輸出。電壓信號的峰值為0～10 V。然后由數(shù)字化測量系統(tǒng)對信號進(jìn)行同步采樣及傅里葉變換處理，獲得這兩個(gè)信號的基波向量及其相位夾角phUx-phUn。如果不考慮電壓互感器(PT)的相位失真問題，則可方便地計(jì)算出電容型設(shè)備Cx的介質(zhì)損耗tan δ值。

    電容型設(shè)備的介損測量通常需要選用母線電壓作為相位測量的基準(zhǔn)。傳統(tǒng)的處理方式是把母線PT的二次側(cè)電壓信號直接提供給檢測系統(tǒng)，其主要缺點(diǎn)是現(xiàn)場布線復(fù)雜，模擬信號在長距離的傳送過程中易受電磁場干擾的影響，有可能導(dǎo)致介損測量結(jié)果失真。本方案所設(shè)計(jì)的絕緣監(jiān)測系統(tǒng)采用信號處理單元的220 VAC電源作為參考基準(zhǔn)，不用將PT二次信號進(jìn)行遠(yuǎn)距離傳輸。該方法較好地解決了基準(zhǔn)電壓信號的取樣問題，也是目前比較通用的解決方式。
    由圖1可知，該系統(tǒng)主要由兩個(gè)數(shù)據(jù)采集單元組成。每個(gè)采集單元都包含了信號調(diào)理和A／D采樣兩個(gè)部分。

2 硬件電路設(shè)計(jì)
    對于設(shè)備阻性電流和容性電流的獲得是通過有源零磁通傳感器來實(shí)現(xiàn)的。該電流傳感器相對于傳統(tǒng)的無源電流傳感器來講能夠大大提高對微電流信號測量的準(zhǔn)確度。其電流精度可以達(dá)到微安數(shù)量級。如此高的精度對于復(fù)雜環(huán)境中的容性設(shè)備來講，信號調(diào)理電路的設(shè)計(jì)和軟件濾波器的設(shè)計(jì)尤為重要。
2．1 放大電路
    本系統(tǒng)放大電路采用動(dòng)態(tài)增益的辦法實(shí)現(xiàn)。其具體電路如圖2所示，CH1 A，CH1 B，CH1 C接CPLD，由CPLD進(jìn)行控制。即如圖3中的風(fēng)通過數(shù)字控制的方式來實(shí)現(xiàn)。主控芯片CPLD選用EPM3128ATC100-10，該芯片是一款高性能、低功耗、基于E2PROM的可編程邏輯器件，片內(nèi)集成了2 500個(gè)可用門，8個(gè)邏輯陣列模塊(LAB)，每個(gè)LAB由16個(gè)宏單元組成，最多為用戶提供80個(gè)I／O口，通過JTAG接口進(jìn)行在線編程，可以進(jìn)行100次的程序燒寫。選用該芯片主要基于以下幾點(diǎn)考慮：Altera器件采用銅鋁布線的先進(jìn)CMOS技術(shù)，功耗低、速度快，采用互連結(jié)構(gòu)，提供快速、連續(xù)的信號延時(shí)和具有相同延時(shí)的時(shí)鐘總線結(jié)構(gòu)。邏輯集成度高，開發(fā)周期短，使用專用軟件設(shè)計(jì)輸入、處理、校驗(yàn)及器件編程一共僅需幾個(gè)小時(shí)。FPGA／CPLD中寄存器資源或組合邏輯資源比較豐富，更適合于時(shí)序電路和組合邏輯電路的設(shè)計(jì)。

    為了防止信號的振蕩，電路中增加電容C3，對其進(jìn)行消除振蕩影響。
2．2 濾波電路
    為了提高信號采集的數(shù)據(jù)精度和穩(wěn)定性，在數(shù)據(jù)采集之前要對信號實(shí)現(xiàn)硬件濾波。硬件濾波采用以O(shè)PA2277為核心的二階巴特沃斯低通濾波器。
    由于該系統(tǒng)使用環(huán)境的特殊性，系統(tǒng)極易受到白噪聲信號以及高頻噪聲的影響，所以有必要對信號進(jìn)行前級處理。根據(jù)以往試驗(yàn)現(xiàn)場數(shù)據(jù)分析可知，高頻信號的影響尤為突出。該系統(tǒng)采用了硬件濾波的方法得到理想信號。在得到傳感器的輸出信號之后，設(shè)計(jì)了頻帶寬度為20 Hz，中心頻率為50 Hz的二階帶通濾波器。其電路連接結(jié)構(gòu)如圖4所示。該濾波電路是利用理想運(yùn)算放大器的開環(huán)增益較高和深度負(fù)反饋的原理設(shè)計(jì)實(shí)現(xiàn)的。電路的連接方式為通用方式，電路中C4，C5為供電電源濾波電容，采用并聯(lián)方式。R2，C5，R3，C4組成通用的二階濾波電路，R4，R5用來放大信號和平衡系統(tǒng)。

2．3 A／D轉(zhuǎn)換器數(shù)據(jù)采集電路
    本系統(tǒng)采用多通道高速度高精度A／D轉(zhuǎn)換器ADS8365，是一種高速、低功耗、6-channel模擬器，16位A／D轉(zhuǎn)換器。包含6個(gè)4μs逐次逼近ADC，6個(gè)差分sample-and-hold放大器，內(nèi)部2．5 V基準(zhǔn)源。通道有一個(gè)HOLD信號(HOLDA，HOLDB，HOLDC)允許對每個(gè)通道的同步取樣。并且可以實(shí)現(xiàn)對信號的雙極性采集。
    數(shù)據(jù)采集的準(zhǔn)確性和系統(tǒng)的基準(zhǔn)源息息相關(guān)，本系統(tǒng)采用電阻分壓的形式得到2．5 V基準(zhǔn)源電壓。再通過電容濾波，可以得到比較純凈的電壓信號。為了提高系統(tǒng)的抗干擾能力和負(fù)載能力，用高精度運(yùn)算放大器OPA2350組成電壓跟隨器和有源濾波電路，REFIN和REFOUT分別和A／D轉(zhuǎn)換器的62，61引腳相接。具體電路連接如圖5，圖6所示。

    本系統(tǒng)中，ADS8365對于正弦波的采集，涉及到正負(fù)兩個(gè)半周期的信號。所以需要涉及雙極性信號的調(diào)理，調(diào)整采集信號的極性。在A／D轉(zhuǎn)換器采用了差分輸入電路。差分輸入電路具有較高抗干擾能力、EMI抑制能力和動(dòng)態(tài)范圍高的特點(diǎn)。具體的電路設(shè)計(jì)如圖7所示，R4X和R5X具有比例放大作用。C1X，C2X并聯(lián)在電源兩端起到濾波作用，電容濾除供電電源對系統(tǒng)雜波干擾。信號由Vinx進(jìn)入和Ref相加之后輸出，最終進(jìn)入后端A／D轉(zhuǎn)換器的信號為(V+-V_)。在該電路中，對于理想運(yùn)算放大器而言利用其虛短特性，可以對R1X，R2X，R3X實(shí)現(xiàn)運(yùn)算。在本電路中的Vref就是圖5中產(chǎn)生的參考電壓。

    在信號進(jìn)入A／D轉(zhuǎn)換器之后，信號進(jìn)入DSP信號處理電路。DSP處理器通過對信號進(jìn)行數(shù)字濾波和分析計(jì)算之后，通過串口發(fā)送數(shù)據(jù)和顯示數(shù)據(jù)。

3 最后結(jié)果
    為了驗(yàn)證系統(tǒng)的穩(wěn)定性，采用VC++編寫上位機(jī)軟件，用來實(shí)時(shí)采集下位機(jī)的數(shù)據(jù)。軟件界面和數(shù)據(jù)如圖8所示。設(shè)備類型包含在下拉列表中共7種類型(CT，CVT，MOA，OY(OC)，PT，TB，TR)，此選項(xiàng)根據(jù)當(dāng)前要測試的設(shè)備的類型進(jìn)行選擇。該顯示頁面為PT單元的測試數(shù)據(jù)。

    在該數(shù)據(jù)測試系統(tǒng)中，校準(zhǔn)相位點(diǎn)的電流大小為20 mA。在基波大小為100 mA，A，B，C三相的諧波分別設(shè)定在30 mA，20 mA，10 mA，10 mA的情況下測定，其電流幅值誤差在±5％范圍內(nèi)。在此情況下，相位角的偏差在0．3％之內(nèi)，滿足系統(tǒng)設(shè)計(jì)要求。

4 結(jié)論
    系統(tǒng)采集的主要參數(shù)為介損，該參數(shù)經(jīng)常受到很多條件的影響。比如高頻信號、環(huán)境因素、儀器性能等等。需要說明的是如果遇到整體偏差的需修改系數(shù)，比如PT單元的相位偏差允許在±15’范圍內(nèi)。但是總體來說，該采集系統(tǒng)在各個(gè)采集單元的誤差還是可以達(dá)到測量精度的要求的。