小型化數(shù)字測(cè)頻接收機(jī)

摘要：本文介紹了AD公司的RF／IF相位和幅度測(cè)量芯片AD8302，并以此芯片為核心，組合功分器、延遲線和FPGA芯片設(shè)計(jì)了瞬時(shí)測(cè)頻接收機(jī)，改進(jìn)了傳統(tǒng)的設(shè)計(jì)方案。依照設(shè)計(jì)制作了測(cè)頻系統(tǒng)，并對(duì)系統(tǒng)整體性能進(jìn)行了測(cè)試，測(cè)試結(jié)果表明本系統(tǒng)可以準(zhǔn)確測(cè)量1．4～2．0 GHz范圍內(nèi)的信號(hào)，測(cè)頻精度為10 MHz。
關(guān)鍵詞：瞬時(shí)測(cè)頻；相位差；AD8302；鑒相器

    在現(xiàn)代戰(zhàn)爭(zhēng)中，雷達(dá)技術(shù)得到了廣泛應(yīng)用。對(duì)雷達(dá)信號(hào)頻率進(jìn)行快速、準(zhǔn)確的測(cè)量具有重要意義。瞬時(shí)測(cè)頻(IFM)接收機(jī)是變換法測(cè)頻接收機(jī)的一種，能在短時(shí)間內(nèi)迅速測(cè)量目標(biāo)信號(hào)的頻率，它首先把信號(hào)的頻率信息轉(zhuǎn)化為相位，通過(guò)對(duì)相位的測(cè)量間接計(jì)算被測(cè)信號(hào)頻率。
    本文的IFM接收機(jī)采用AD公司產(chǎn)品AD8302進(jìn)行設(shè)計(jì)，通過(guò)FPGA對(duì)采集的相位信息進(jìn)行運(yùn)算，進(jìn)而得到目標(biāo)信號(hào)的頻率。實(shí)驗(yàn)結(jié)果表明本系統(tǒng)具有良好的測(cè)頻性能。

1 AD8302的性能及原理
    AD8302是AD公司推出的用于測(cè)量?jī)陕份斎胄盘?hào)的相位差及幅度比的單片集成電路，頻率范圍可從低頻到2.7GHz。單片AD8302集成了精密匹配的2個(gè)對(duì)數(shù)檢波器，一個(gè)相位檢波器，輸出放大器組和一個(gè)偏置單元等。圖1是AD8302的功能框圖，可以從中看出該芯片的組成及功能。

    AD8302主要有信號(hào)的幅度比測(cè)量、相位測(cè)量和電平比較3種工作方式，信號(hào)輸入范圍為-60～0 dBm(50 Ω系統(tǒng))。用作幅度測(cè)量時(shí)，輸入信號(hào)動(dòng)態(tài)范圍可達(dá)60 dB，單片相位測(cè)量范圍為180°。AD8302幅度和相位測(cè)量模式電路連接如圖2所示。在本系統(tǒng)中，我們用到AD8302的相位輸出電壓，相位比較器的輸出與輸入端VINA和VINB之間的關(guān)系為
    VPHS=-RRIQ|φ(VINA)-φ(VINB)|-90°+VCP      (1)
    當(dāng)AD8302的VHPS管腳與PSET相連接時(shí)，(1)式中RRIQ為10 mV／°，VCP是中心點(diǎn)電壓，為900 mV對(duì)應(yīng)90°相位。φ(VINA)和φ(VINB)分別為兩端口輸入信號(hào)的相位。

    AD8302在不同相位差情況下的電壓輸出結(jié)果見圖3。從中可以看出。在-180°～+180°范圍內(nèi)，輸出的結(jié)果是0～+1.8V直流電壓。但是這會(huì)引入模糊的測(cè)量結(jié)果，比如在+90°和-90°相位差情況下電壓輸出均為+0．9 V，無(wú)法判斷正確結(jié)果。文中設(shè)計(jì)采用兩片AD8302同時(shí)工作，將目標(biāo)信號(hào)通過(guò)功分器、延遲線、90°耦合器后產(chǎn)生不同的相位延遲，通過(guò)比較兩路AD8302的電壓值來(lái)計(jì)算正確頻率。

2 測(cè)頻接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
    被測(cè)信號(hào)經(jīng)過(guò)長(zhǎng)度為L(zhǎng)的延遲線后，會(huì)產(chǎn)生△φ=2π·f·L／c的相位延遲，其中c為被測(cè)信號(hào)在延遲線中的傳播速度，可見其頻率f與△φ成比例關(guān)系。因此，通過(guò)測(cè)量相位差就可以計(jì)算目標(biāo)信號(hào)頻率。

    IMF接收機(jī)的結(jié)構(gòu)如圖4所示。被測(cè)信號(hào)經(jīng)過(guò)功分器1分成兩路，兩路信號(hào)經(jīng)過(guò)不同的延遲線之后，一路通過(guò)90°耦合器后分別進(jìn)入兩片AD8302輸入端，另一路通過(guò)功分器2后再進(jìn)入AD8302，所有的信號(hào)進(jìn)入AD8302時(shí)均需AC耦合。這樣兩片AD8302輸出的相位電壓值所對(duì)應(yīng)的相位正好相差90°，對(duì)兩路電壓值進(jìn)行AD采樣，將所得數(shù)據(jù)在FPGA內(nèi)部進(jìn)行處理以計(jì)算正確頻率。
2．1 AD電路設(shè)計(jì)
    由于目標(biāo)信號(hào)可持續(xù)200 ns，因此選用采樣率可達(dá)40MSPS的AD9203。AD9203為單端或差分輸入，采樣結(jié)果為10位并行輸出，采用+3．3 V供電。AD9203采樣電路如圖5所示。在進(jìn)行AD電路設(shè)計(jì)時(shí)，需要注意模擬供電與數(shù)字供電要分開，模擬地與數(shù)字地適當(dāng)隔離，以減少數(shù)字電路對(duì)模擬電路的影響。

2．2 控制電路設(shè)計(jì)
    整個(gè)系統(tǒng)由FPGA控制，選用Xilinx公司產(chǎn)品Spartan3，該器件功能強(qiáng)大而且價(jià)格便宜。Spartan3主要完成發(fā)現(xiàn)被測(cè)信號(hào)，控制AD電路對(duì)鑒相器的輸出電壓進(jìn)行采樣，之后通過(guò)運(yùn)算完成目標(biāo)信號(hào)頻率的測(cè)量，測(cè)量結(jié)果通過(guò)74HC245輸出到下級(jí)電路。
2．3 軟件編程
    整個(gè)系統(tǒng)首先檢測(cè)到目標(biāo)信號(hào)的同步信號(hào)，控制AD電路進(jìn)行采樣，將電壓采樣結(jié)果作為查尋地址送到ROM查表得出頻率。建立ROM查詢表，用安捷倫公司的微波信號(hào)源產(chǎn)生1．4～2．0 GHz的標(biāo)準(zhǔn)信號(hào)，將AD8302的相位輸出采樣電壓作為地址，與相應(yīng)頻率對(duì)應(yīng)即可。由于AD8302在電壓輸出最大值與最小值附近線性性不是很理想，因此需要選擇兩路輸出電壓中合適的一路進(jìn)行查表計(jì)算，并通過(guò)比較兩路電壓
以解模糊得到正確結(jié)果。最后將計(jì)算得出的頻率輸出到下級(jí)電路。整個(gè)程序的流程圖如圖6所示。

    編程采用VHDL語(yǔ)言，主要部分是判斷相位差屬于-180°～0°還是0°～+180°，之后選取合適的一路輸出電壓作為地址進(jìn)行尋址。舉例來(lái)說(shuō)，兩片AD8302的輸出如圖7，比如+60°與60°的解模糊，從圖中可見+60°時(shí) I路大于0．9 V，Q路小于0．9 V；-60°時(shí) I路、Q路均大于0．9 V，同時(shí)I路小于Q路。這樣，可以根據(jù)I路、Q路和中間值0．9 V三者的關(guān)系來(lái)確定正確結(jié)果。

2．4 整體電路實(shí)現(xiàn)
    由于本系統(tǒng)需要與其他部件組合使用，因此體積需要盡可能小。元器件全部采用縮小體積表面封裝，并加裝金屬外殼以減少外界干擾。延遲線選用的同軸電纜長(zhǎng)度相差285 cm，在輸入信號(hào)頻率變化時(shí)可得到理想的電壓變化。圖8所示為完整的測(cè)頻接收機(jī)實(shí)物圖。

3 測(cè)試結(jié)果
    系統(tǒng)測(cè)試選用安捷倫公司的微波信號(hào)源，輸出信號(hào)頻率范圍14～20 GHz，幅度為-20 dBmo經(jīng)過(guò)測(cè)試，本系統(tǒng)測(cè)頻范圍為1.4～2．0GHz，測(cè)量精度達(dá)到10MHz，動(dòng)態(tài)范圍為-36～10dBm，性能良好。

4 結(jié)論
    文中介紹了AD8302的典型應(yīng)用，根據(jù)A08302的鑒相功能設(shè)計(jì)了IFM接收機(jī)，并制作了系統(tǒng)對(duì)電路進(jìn)行驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，根據(jù)AD8302設(shè)計(jì)的IFM接收機(jī)具有良好的測(cè)頻功能，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)。為了提高系統(tǒng)的性能，可以增加AD的有效位數(shù)，或者自己搭建比較器電路，經(jīng)過(guò)改良，可以進(jìn)一步提高測(cè)頻精度和測(cè)頻范圍。