如何用TDR來(lái)測(cè)試PCB板的線路阻抗

1、阻抗測(cè)試的行業(yè)標(biāo)準(zhǔn)

之前貼過(guò)好多張阻抗測(cè)試的圖片，重新再貼一張給大家看看。阻抗并不是想象中穩(wěn)定的直線，而是波瀾起伏。在前端和后端會(huì)受到探頭或者開路的影響，中間由于生產(chǎn)制程的關(guān)系，也會(huì)有波動(dòng)。

那么，我們?cè)趺磁袛鄿y(cè)試結(jié)果呢？怎么確定生產(chǎn)的PCB阻抗是否滿足要求呢？首先來(lái)看看IPC規(guī)范，IPC2557A建議的測(cè)量區(qū)間是DUT的30%~70%區(qū)間。

再來(lái)看看Intel以及現(xiàn)在主流板廠的測(cè)試習(xí)慣，為了避開Launch區(qū)域以及反射區(qū)域的影響，測(cè)試區(qū)間建議是DUT的50%到70%區(qū)域。

用TDR來(lái)測(cè)試線路阻抗，我們首先要了解測(cè)試區(qū)間的要求，才能準(zhǔn)確理解測(cè)量得到的結(jié)果。

2、探頭對(duì)阻抗測(cè)試結(jié)果的影響

通常來(lái)說(shuō)，TDR測(cè)試的時(shí)候，會(huì)用以下幾種探頭：

其中，板廠通常會(huì)用手持探棒點(diǎn)測(cè)，Probe的影響呈現(xiàn)感性。SI實(shí)驗(yàn)室常用SMA來(lái)連接測(cè)試線纜，SMA在阻抗測(cè)試中可能呈現(xiàn)容性。兩種探頭對(duì)測(cè)試結(jié)果的影響如下圖所示：

由于Probe的感性或者容性影響，最終DUT的測(cè)試結(jié)果會(huì)有一點(diǎn)點(diǎn)的偏差。