TMS320F206定點DSP芯片開發(fā)實踐

;;; 摘要：以TMS320F206為例，闡述了DSP芯片的調試方法與調試技巧。著重探討了DSP系統(tǒng)開發(fā)過程中的硬件設計與調試、軟件設計的流水線沖突和等待狀態(tài)設置以及如何利用閃速存儲器等相關問題，具有較強的參考價值。 ;;; 關鍵詞：TMS320F206 流水線 等待狀態(tài) 閃速存儲器 高速數(shù)字信號處理器是當前信息產(chǎn)業(yè)的熱點技術之一，采用最先進的DSP無疑會使所開發(fā)的產(chǎn)品具有更強的市場競爭力。與普通的單睡機相比，DSP芯片放棄了馮·諾依曼結構，代之以程序和數(shù)據(jù)分開的哈佛結構，從而大大提高了處理速度，指令周期多為ns級，比普通單片機(多為μs級)快了3個數(shù)量級。因此，在硬件設計中要考慮高頻干擾問題。同時，DSP芯片廣泛采用流水線操作，這也會給軟件設計和調試帶來一定不便。諾如此類的問題的實際開發(fā)中還有許多。 本篇文章中，筆者以TI公司的TMS320F206為例，就DSP芯片的軟硬件設計與調試中可能遇到的問題及解決方法進行闡述，希望能對正在從事DSP開發(fā)工作的同仁有所幫助。 1 TMS320F206簡介 TMS320F206是TI公司近年推出的一種性價比較高的定點DSP芯片。它的主要特點有： （1）采用靜態(tài)CMOS集成工藝制作而成，先進的哈佛結構使得程序和數(shù)據(jù)存儲器獨立編址、獨立訪問，兩條總線可允許數(shù)據(jù)與指令的讀取同時進行，從而使數(shù)據(jù)的吞吐率提高了一倍；高度專業(yè)化的指令系統(tǒng)提供了功能強大的信號處理操作；內嵌閃速存儲器，可減小系統(tǒng)體積、提高系統(tǒng)穩(wěn)定性，而且需專門的編程器（XDSS10仿真器即具有編程功能），從而減小了開發(fā)成本。 TMS320F206為100引腳的TQFP（正方扁平）封裝，體小質輕，適于便攜式儀器的設計。 （2）TMS320F206用一個16×16的硬乘法器進行有符號或無符號數(shù)的乘法運算，積為32位。乘累加指令儀需一個機器周期（20MHz時鐘時為50ns），而在51及196等普通單片機中，乘法需利用軟件實現(xiàn)，執(zhí)行時間為μs級。 （3）TMS320F206地址映射分為4個可獨立選擇的空間： ·64K字程序存儲器 ·64K字本地數(shù)據(jù)存儲器 ·32K字全局數(shù)據(jù)存儲器 ·64字的I/O空間 （4）由于與目標系統(tǒng)之間采用了JTAG邏輯掃描電路接口（基于IEEE1149.1標準），從而可真正做到完全的硬件仿真。在仿真時不占用硬件資源，且可隨時察看CPU內部及外設的工作情況，為程序的調試和除錯帶來了極大方便。 2 硬件設計與調試 2.1 硬件設計 硬件設計應注意如下要點： （1）認真處理好復位和時鐘信號。 （2）在DSP電路中，對所有的輸入信號必須有明確的處理，不能懸浮或置之不理。 （3）模擬電路和數(shù)字電路獨立布線，最后單點連接電源和地。 （4）片外程序存儲和數(shù)據(jù)存儲器應靠近DSP芯片放置，要合理布局，保證數(shù)據(jù)線和地址線長短基本一致（可參照最小用戶板或EVM板布線）。 （5）關鍵部分建議布上地網(wǎng)。 在DSP硬件系統(tǒng)的印制電路板設計階段，關鍵是使布線正確合理。布線正確一般都能做到，但要做到合理，則并不容易。DSP硬件系統(tǒng)中最易出現(xiàn)的問題是高頻干擾，因此在布線時應盡量使高頻線短而粗，且遠離易受干擾的信號線，如模擬信號線。此外，