當(dāng)前位置:首頁 > 模擬 > ADI
[導(dǎo)讀]AD9139的數(shù)據(jù)時(shí)鐘輸入(DCI)頻率可高達(dá)575 MHz。由于在上升沿和下降沿捕獲的數(shù)據(jù)均饋入單個(gè)DAC,1×模式下的數(shù)據(jù)速率可高達(dá)1150 MSPS。

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

評估和設(shè)計(jì)支持

電路評估板

AD9139/ADL5375評估板(AD9139-DUAL-EBZ)

數(shù)字模式發(fā)生器評估板(AD-DPG3)

設(shè)計(jì)和集成文件

原理圖、布局文件、物料清單、軟件

電路功能與優(yōu)勢

圖1所示的這個(gè)電路提供一個(gè)同步寬頻帶發(fā)射器,可支持高達(dá)1150 MHz的超寬I/Q帶寬。該設(shè)計(jì)證明了高帶內(nèi)信號(hào)性能,如高無雜散動(dòng)態(tài)范圍(SFDR)、低誤差矢量幅度(EVM)和寬頻帶范圍內(nèi)的平坦頻率響應(yīng)。

多個(gè)通道間的同步性能對于象限誤差校正(QEC)尤為重要。啟用多芯片同步時(shí),轉(zhuǎn)換器之間的延遲失配可能在一個(gè)時(shí)鐘周期內(nèi),并且存在對齊良好的同步時(shí)鐘。

高速同步的挑戰(zhàn)是要在過程、電壓和溫度(PVT)中達(dá)到數(shù)模(DAC)時(shí)鐘周期的精度。要達(dá)到這種精度,需要在DAC上實(shí)施同步邏輯塊,并且必須在板上精心設(shè)計(jì)布局和時(shí)鐘方案以與同步邏輯塊配合使用。

該電路可用于支持E頻段中的寬帶點(diǎn)對點(diǎn)應(yīng)用,這可同時(shí)確保零中頻(ZIF)和復(fù)中頻(CIF)。出色的同步性能使其能夠支持雷達(dá)等應(yīng)用中的嚴(yán)格對齊要求。 

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖1.AD9139-DUAL-EBZ評估板功能框圖

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖2.用于實(shí)現(xiàn)電路的AD9139-DUAL-EBZ評估板

電路描述

圖2所示的電路板使用雙AD9139單通道TxDAC、ADL5375-05寬帶正交調(diào)制器和AD9516-1時(shí)鐘發(fā)生器。

AD9139的數(shù)據(jù)時(shí)鐘輸入(DCI)頻率可高達(dá)575 MHz。由于在上升沿和下降沿捕獲的數(shù)據(jù)均饋入單個(gè)DAC,1×模式下的數(shù)據(jù)速率可高達(dá)1150 MSPS。為支持正交數(shù)據(jù),使用了兩個(gè)AD9139器件來生成基帶數(shù)據(jù)。每個(gè)通道的模擬輸出分別進(jìn)入自己的低通濾波器。因此,參考設(shè)計(jì)可支持高達(dá)1150 MHz的復(fù)合帶寬,如圖3所示。在如此大范圍中的平坦度至關(guān)重要。由于AD9139包括一個(gè)可抵消DAC的內(nèi)在sinc滾降影響的反sinc濾波器,DAC后的濾波器平坦度變得對總平坦度至關(guān)重要。對于并行低電壓差分信號(hào)(LVDS)接口,575 MHz的DDR時(shí)鐘頻率很高。需要仔細(xì)設(shè)計(jì)LVDS接口的時(shí)序。

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖3.雙AD9139器件的最大帶寬

正交調(diào)制器

ADL5375-05是一款寬帶正交調(diào)制器,輸出頻率范圍為400 MHz至6 GHz。ADL5375-05作為I/Q調(diào)制器與AD9139接口,該調(diào)制器的頻率范圍很寬,為400 MHz至6 GHz。AD9139的輸出和ADL5375-05的輸入共用0.5 V的相同共模電平。

時(shí)鐘產(chǎn)生和考慮事項(xiàng)

考慮到同步要求,兩個(gè)AD9139器件的DACCLK、同步時(shí)鐘和幀時(shí)鐘都必須對齊良好。AD9516-1支持必需的時(shí)鐘分配功能,以及為產(chǎn)生更高頻率而集成的壓控振蕩器(VCO)和鎖相環(huán)(PLL)。禁用VCO和PLL,并且AD9516-1處于時(shí)鐘分配模式時(shí),更好的時(shí)鐘相位噪聲更利于高速對齊。作為時(shí)鐘分配模式使用時(shí),在1 GHz輸出,分頻比為1,10 MHz頻偏處,加性相位噪聲為147 dBc/Hz。Rohde & Schwartz SMA100A具有出色的相位噪聲性能,用其作為AD9516-1的輸入時(shí),AD9516-1的輸出總相位噪聲接近時(shí)鐘分配模式下AD9516-1的最小限值。

AD9139的多芯片同步

雙通道間的同步對于QEC至關(guān)重要。DACCLK和同步時(shí)鐘之間需要布局對稱。此外,DACCLK和同步時(shí)鐘之間的相位不得落在建立和保持時(shí)間窗口內(nèi)(也稱為保持在窗口外(KOW))。

同步機(jī)制可以達(dá)到在DAC輸出上多個(gè)通道之間在PVT中的失配小于一個(gè)DAC時(shí)鐘周期。以下是實(shí)現(xiàn)測試性能的指南:

1. DACCLK 1和DACCLK 2必須在AD9139的引腳上對齊良好。DACCLK 1和DACCLK 2之間的不匹配將添加到輸出上的最終不匹配中。

2. 同步時(shí)鐘1和同步時(shí)鐘2必須對齊良好,并且分別由DACCLK1和DACCLK2采樣,用作參考。

3. DACCLK和同步時(shí)鐘之間的相對相位不得落在KOW內(nèi),如圖4所示。

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖4.DACCLK和同步時(shí)鐘之間的時(shí)序要求

LVDS接口設(shè)計(jì)

DCI = 575 MHz時(shí),在PVT中設(shè)計(jì)LVDS接口通常是一個(gè)挑戰(zhàn)。本節(jié)用一個(gè)例子說明如何設(shè)計(jì)和優(yōu)化該接口。

以圖5為例,DCI = 491 MHz。根據(jù)AD9139數(shù)據(jù)手冊規(guī)格,如果DCI和DATA的邊緣在AD9139的引腳上對齊良好,當(dāng)延遲鎖相環(huán)(DLL)相位設(shè)置為零時(shí),KOW(設(shè)置時(shí)間 + 保持時(shí)間)可置于有效窗口中間。

數(shù)據(jù)有效裕量由如下公式定義。

TDATA VALID MARGIN = TDATA PERIOD ? TDATA SKEW ? TDATA JITTER ? (THOLD + TSETUP)

在整個(gè)過程變化、電壓和溫度中,TDATA VALID MARGIN必須> 0以確保數(shù)據(jù)的正確采樣。

When DCI = 491 MHz (see Figure 5),

DCI = 491 MHz(見圖5)時(shí),

? TDATA PERIOD = 1018 ps

? THOLD + TSETUP = 517 ps

? TDATA SKEW + TDATA JITTER在PVT中必須小于501 ps,這是用戶實(shí)施的要求。TDATA SKEW包括LVDS數(shù)據(jù)總線延遲失配、PVT中DCI和DATA總線之間的偏斜等。

要優(yōu)化接口設(shè)計(jì),用戶可執(zhí)行以下操作:

? 在印刷電路板(PCB)上用盡可能短的相同長度的走線。

? 通過確保以下各項(xiàng),優(yōu)化現(xiàn)場可編程門陣列(PFGA):

? DCI和DATA的邊緣在AD9139的引腳上對齊良好。

? 在溫度和電壓變化時(shí),DCI和DATA之間的漂移越小越好。

? DCI和DATA之間的抖動(dòng)越小越好。

掃描DLL相位后,AD9139的樣本錯(cuò)誤檢測(SED)功能也可用于檢查DCI和DATA之間的時(shí)序關(guān)系。

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖5.LVDS時(shí)序要求

低通濾波器設(shè)計(jì)

出于實(shí)驗(yàn)?zāi)康模瑸榱耸笰D9139的性能不被濾波器限制,在板上設(shè)計(jì)了一個(gè)在240MHz內(nèi)具有良好平坦度和群延遲性能的濾波器。在實(shí)際產(chǎn)品開發(fā)中,可以通過增加濾波器的階數(shù)來增強(qiáng)帶外抑制。

圖6所示的濾波器拓?fù)浣Y(jié)構(gòu)是一個(gè)五階巴特沃茲濾波器,轉(zhuǎn)折頻率為900 MHz。此濾波器的仿真響應(yīng)曲線如圖7所示。仿真平坦度為±0.1 dB(直流至240 MHz)。此濾波器的仿真群延遲曲線如圖7所示。

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖6.推薦的DAC調(diào)制器接口拓?fù)?FC = 900 MHz,五階巴特沃茲濾波器)

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖7.DAC調(diào)制器與900 MHz五階巴特沃茲濾波器接口的頻率響應(yīng)(模擬)

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖8.濾波器的群延遲

布局建議

應(yīng)特別注意AD9139和ADL5375接口的布局。以下是一些獲得較好噪聲和雜散性能的建議。圖9顯示了一個(gè)遵循這些建議的頂層布局圖:

· 將DAC、濾波器和調(diào)制器放在PCB的同一側(cè)。

· 收緊濾波器布局:減少L和C的禁區(qū)裕量。

· 將對地電容分三路接到GND平面。

· 縮短DAC到調(diào)制器的距離。

· 使所有I/Q差分走線長度保持良好的匹配。

· 濾波器端接電阻盡可能靠近調(diào)制器輸入端放置。

· DAC輸出50 Ω電阻盡可能靠近DAC放置。

· L和C使用0402封裝。

· 加寬經(jīng)過濾波器網(wǎng)絡(luò)的走線以降低信號(hào)損耗。

· 在所有DAC輸出走線、濾波器網(wǎng)絡(luò)、調(diào)制器輸出走線和LO輸入走線周圍設(shè)置通孔。

·將本振(LO)和調(diào)制器輸出走線布設(shè)在不同的層上或彼此成90°角,防止耦合。

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖9.一般布局建議

電路評估與測試

下節(jié)描述如何設(shè)置和測試評估板。這些步驟概述了實(shí)現(xiàn)評估板功能和結(jié)果所需的基本步驟。有關(guān)更詳細(xì)的信息,請參閱AD9139-DUAL-EBZ評估板快速入門指南。

需要的設(shè)備

需要使用以下硬件:

· AD9139-DUAL-EBZ

· AD-DPG3

· Agilent E3631A電源(或同等電源)

· 頻譜分析儀PXA N9030A

· Rohde & Schwartz SMA100A信號(hào)發(fā)生器

· 帶USB端口的PC

· USB電纜

需要使用以下軟件:

· DPG downloader

· ACE軟件

測試設(shè)置

下節(jié)描述使用64 QAM數(shù)字調(diào)制測量鄰道功率(ACP)和調(diào)制誤差率(MER)性能的詳細(xì)信息。測試設(shè)置靈活,也可以執(zhí)行其它測量。測試設(shè)置如下圖10所示。AD9139-DUAL-EBZ評估板的硬件、SPI軟件、快速入門指南(QSG)以及DPG3硬件和軟件均已發(fā)布。

使用一個(gè)Keysight E3631為P5/P6上的電路板提供5 V電源。使用一個(gè)R&S SMA100A為板上的AD9516-1提供輸入時(shí)鐘。再使用一個(gè)R&S SMA100A為ADL5375-05提供LO時(shí)鐘。AD9139通過串行外設(shè)接口(SPI)軟件進(jìn)行編程。PC上運(yùn)行的DPGDownloader生成AD9139的發(fā)射矢量并將其下載至DPG3。ADL5375-05的輸出饋入Keysight PXA N9030A。

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖10.測試設(shè)置功能框圖

測量結(jié)果

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖11.ACP測量,LO = 2.5 G,BW = 6 × 80 = 480 MHz (CIF)

使用兩個(gè)具有多DAC同步功能的AD9139器件進(jìn)行寬帶基帶I/Q發(fā)射器設(shè)計(jì)

圖12.MER/EVM測量,LO = 2.5 G,BW = 6 × 80 = 480 MHz (CIF)

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運(yùn)營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動(dòng)力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉