攻克數(shù)?；旌想娐吩O(shè)計的難點！
[導(dǎo)讀]數(shù)?；旌想娐返脑O(shè)計，一直是困擾硬件電路設(shè)計師提高性能的瓶頸。眾所周知，現(xiàn)實的世界都是模擬的，只有將模擬的信號轉(zhuǎn)變成數(shù)字信號，才方便做進一步 的處理。模擬信號和數(shù)字信號的轉(zhuǎn)變是否實時、精確，是電路設(shè)計的重要指標。除了器件工藝，算法的進步會影響
無論電壓型還是電流型的干擾源，在耦合到被 干擾對象時，既可能通過電路傳導(dǎo)耦合，也可能通過空間電磁場耦合，或者二者兼有。然而一般的仿真分析工具，往往由于功能所限，只能分析其中一種。例如在傳 統(tǒng)的SPICE電路仿真工具中，只考慮電路傳導(dǎo)型的干擾，并不考慮空間電磁場的耦合；而一般的PCB信號完整性（SI）分析工具，只考察空間電磁場耦合， 將所有的電源、地都看作理想DC直流，不予分析考慮。耦合路徑提取的不完整，也是困擾數(shù)?；旌显肼暦治龅闹匾颉?br style="margin: 0px;padding: 0px;max-width: 100%;box-sizing: border-box !important;word-wrap: break-word !important;letter-spacing: 0.544px;overflow-wrap: break-word !important;">
數(shù)?；旌显O(shè)計中，電源和地的劃分，是業(yè)內(nèi)爭論的焦點。傳統(tǒng)的設(shè)計中，數(shù)字模擬部分被嚴格分開；然而隨著系統(tǒng)越來越復(fù)雜，數(shù)模電路集成度不斷提高，分割又會造成數(shù)字信號跨分割，信號回流不完整，進而影響信號完整性，另外，電源的分割還造成電源分配系統(tǒng)的阻抗過高；有人提出“單點連接”：還是做分割，但是在跨分割的信號下方單點連接以避免跨分割問題；但是如果數(shù)模之間信號很多，難于分開，這種“單點連接”也存在困難，因而又有人提出不分割，只是保持數(shù)字和模擬部分不要交叉；還有一些資料介紹，在跨分割的信號旁邊包地線或者并聯(lián)電容，用來提供完整回流路徑。無論哪種方法，似乎都有一定道理，而且都有成功的先例，然而所有這些分割方案 的有效性以及可能存在的問題，一直沒有檢驗的標準。
數(shù)?；旌想娐返姆抡?，還存在模型的問題。業(yè)界普遍接受的模擬電路仿真模型還是 SPICE模型，數(shù)字電路信號完整性分析使用IBIS模型。多家EDA公司的仿真軟件已經(jīng)推出支持多種模型的混合模型仿真器，然而擺在設(shè)計師案頭的主要困 難是器件模型，特別是模擬器件模型很難得到。在數(shù)字設(shè)計看來，時域的瞬態(tài)分析，即某一時間點上確定的電壓值，是仿真的主要手段，就像調(diào)試中的示波器那樣直 觀。沒有精確的模型，瞬態(tài)分析就無法實現(xiàn)。然而對模擬設(shè)計，特別是噪聲分析，激勵源在時間軸上難于描述或很難預(yù)測，只知道他的頻率帶寬范圍和大致幅度，這 時候我們通常會引入頻域掃頻分析，考察掃頻信號在關(guān)注點的變化，如同頻譜分析儀的作用。或者干脆如網(wǎng)絡(luò)分析儀（NA）那樣考察信號或噪聲通過的通道的頻域 SYZ參數(shù)，進而預(yù)測干擾發(fā)生的頻率和幅度?？梢?，數(shù)?；旌显肼暦治?，既需要支持混合模型的仿真器，也需要仿真器同時支持時域分析和頻域分析。
通過“AD-Mix Signal Noise Design Suites” 數(shù)?；旌显肼暦抡嬖O(shè)計軟件的對數(shù)模混合設(shè)計PCB的仿真，探索分析數(shù)模混合電路的噪聲干擾和優(yōu)化設(shè)計的途徑，以達到改善系統(tǒng)性能目的。
（免責聲明：整理本文出于傳播相關(guān)技術(shù)知識，版權(quán)歸原作者所有。）
免責聲明：本文內(nèi)容由21ic獲得授權(quán)后發(fā)布，版權(quán)歸原作者所有，本平臺僅提供信息存儲服務(wù)。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯(lián)系我們，謝謝！
下載文檔
