云和5G數(shù)據(jù)進(jìn)入了一個(gè)怎樣的時(shí)代

在大數(shù)據(jù)，云計(jì)算爆發(fā)的今天，對(duì)于所有這些網(wǎng)絡(luò)設(shè)備的大量用戶，添加更多100G以太網(wǎng)（100GE）端口將無(wú)法滿足帶寬挑戰(zhàn)。其他端口需要更多的機(jī)架空間用于服務(wù)器和交換機(jī)，并且需要更多的服務(wù)器機(jī)架空間;這些解決方案不經(jīng)濟(jì)。從100G遷移到400G以太網(wǎng)（400GE）端口是向數(shù)據(jù)中心注入更多帶寬的一種便宜得多的方式。簡(jiǎn)單地說(shuō)，云中的一切都迫切需要更多的帶寬。企業(yè)數(shù)據(jù)中心需要更多帶寬;超大規(guī)模，云和HPC中心需要更多帶寬; 5G部署進(jìn)一步加劇了蜂窩運(yùn)營(yíng)商對(duì)更多網(wǎng)絡(luò)帶寬的需求，以滿足不斷增長(zhǎng)的WAN容量需求。

根據(jù)思科2017-2022年的視覺(jué)網(wǎng)絡(luò)指數(shù)（VNI），報(bào)告涵蓋的五年內(nèi)每年的IP流量將增加三倍以上，如圖1所示。該報(bào)告預(yù)測(cè)全球IP流量將達(dá)到4.8 ZB（zettabytes）每年到2022年。這是每月396 EB（艾字節(jié)）。 （exabyte是1018字節(jié)。）2017年，全球IP流量的年度運(yùn)行率“僅”每年1.5 ZB或每月122 EB。同樣的思科VNI預(yù)測(cè)，繁忙時(shí)段的互聯(lián)網(wǎng)流量，即當(dāng)天最繁忙的60分鐘，將在同一時(shí)期增加4.8倍。

圖1：思科視覺(jué)網(wǎng)絡(luò)指數(shù)預(yù)測(cè)從2017年到2022年，IP流量將增加3倍以上

雖然所有IP流量的流量都在增長(zhǎng)，但視頻流是增長(zhǎng)最快的因素。 IP視頻流量包括對(duì)等視頻服務(wù)的爆炸性使用，例如Apple的FaceTime，微信視頻通話，F(xiàn)acebook Live，Microsoft Skype;快速增長(zhǎng)的VoD（視頻點(diǎn)播）服務(wù)數(shù)量，包括Netflix，亞馬遜視頻，YouTube電視，Hulu和剛剛宣布的迪士尼+;以及通過(guò)MSO（多個(gè)系統(tǒng)運(yùn)營(yíng)商，包括有線和衛(wèi)星廣播提供商）提供管理的IP視頻廣播服務(wù)。思科的VNI預(yù)測(cè)，視頻IP流量將在同一時(shí)期內(nèi)增加3倍，到2022年將占所有IP流量的82%，如圖2所示。

圖2：根據(jù)思科的視覺(jué)網(wǎng)絡(luò)指數(shù)，到2022年，82%的IP流量將攜帶視頻（每個(gè)條形的藍(lán)色和綠色部分）

流經(jīng)這些網(wǎng)絡(luò)的大部分IP視頻將被移動(dòng)設(shè)備消耗。思科VNI預(yù)測(cè)，到2022年，71%的IP流量將成為移動(dòng)流量。這一移動(dòng)流量的很大一部分將通過(guò)蜂窩運(yùn)營(yíng)商的WAN以及連接和內(nèi)部數(shù)據(jù)中心的網(wǎng)絡(luò)傳輸。這些數(shù)據(jù)中心的存儲(chǔ)服務(wù)器提供了大量信息，包括流經(jīng)全球互聯(lián)網(wǎng)的視頻。

將數(shù)據(jù)中心數(shù)量增加四倍或五倍以處理增加的網(wǎng)絡(luò)流量非常昂貴并且沒(méi)有任何吸引力。在許多情況下，物理擴(kuò)展現(xiàn)有數(shù)據(jù)中心要么不可能，要么同樣沒(méi)有吸引力。包括Dell‘Oro Group在內(nèi)的分析師預(yù)測(cè)，公共和私有云提供商以及蜂窩網(wǎng)絡(luò)運(yùn)營(yíng)商將通過(guò)遷移到400GE網(wǎng)絡(luò)和交換機(jī)來(lái)解決數(shù)據(jù)中心內(nèi)的常見(jiàn)帶寬挑戰(zhàn)。

隨著帶寬需求的增長(zhǎng)，早期的數(shù)據(jù)中心的網(wǎng)絡(luò)架構(gòu)是典型的三層樹(shù)型結(jié)構(gòu)，現(xiàn)在已經(jīng)轉(zhuǎn)變?yōu)榇蠖咏Y(jié)構(gòu)。如圖3所示。滿足數(shù)據(jù)中心帶寬要求的挑戰(zhàn)的最簡(jiǎn)單和最經(jīng)濟(jì)的方法是將數(shù)據(jù)中心內(nèi)的交換機(jī)遷移到400G光纖鏈路。

圖3：當(dāng)前的數(shù)據(jù)中心架構(gòu)采用葉脊拓?fù)渚W(wǎng)和主干網(wǎng)絡(luò)拓?fù)洹?（圖片來(lái)源：英特爾）

英特爾在OFC 2018上展示了用于數(shù)據(jù)中心應(yīng)用的400G光模塊，并為選定的客戶提供了這些模塊的樣品。此外，英特爾還展示了英特爾 StraTIx 10TX FPGA中內(nèi)置的58G PAM4 SerDes收發(fā)器與英特爾和其他供應(yīng)商的400G插入式光模塊之間的互操作性。只需8個(gè)58G PAM4 SerDes收發(fā)器即可處理400G光模塊的帶寬要求。英特爾StraTIx 10 TX FPGA是首款采用PAM4調(diào)制，支持57.8 Gbps雙向收發(fā)器的FPGA。

英特爾StraTIx 10 TX FPGA系列中每個(gè)器件具有60個(gè)高速SerDes收發(fā)器，每個(gè)器件能夠使用PAM4調(diào)制以57.8 Gbps的速度運(yùn)行。所有這些收發(fā)器通道都包含專用物理介質(zhì)附件（PMA）和硬化物理編碼子層（PCS）。在將數(shù)據(jù)傳輸?shù)紽PGA內(nèi)核架構(gòu)之前，PMA為高速物理通道提供主要接口功能，PCS處理編碼/解碼，字對(duì)齊和其他預(yù)處理功能。

一個(gè)400GE端口需要8個(gè)50 Gbps SerDes收發(fā)器，因此Intel StraTIx 10 TX FPGA系列中最大的成員可以實(shí)現(xiàn)多達(dá)5個(gè)400GE端口。因此，英特爾Stratix 10 TX FPGA為新的400GE設(shè)備設(shè)計(jì)提供了出色的實(shí)施工具。 （注意：這些相同的高速SerDes收發(fā)器是雙模收發(fā)器，可配置為使用NRZ調(diào)制以28.9 Gbps運(yùn)行。28.9 Gbps NRZ模式也使英特爾Stratix 10 TX中可用的高速收發(fā)器數(shù)量翻倍）。

由于采用HyperFlex核心架構(gòu)和英特爾14納米三柵極工藝技術(shù)，所有英特爾Stratix 10器件的單片F(xiàn)PGA內(nèi)核均能夠以1GHz頻率運(yùn)行。最大的英特爾Stratix 10 TX FPGA內(nèi)核包含275.3萬(wàn)個(gè)邏輯單元和5，760個(gè)具有硬浮點(diǎn)和定點(diǎn)計(jì)算能力的可變精度DSP模塊，以及多個(gè)不同大小的嵌入式SRAM存儲(chǔ)器模塊。

英特爾Stratix 10 FPGA采用異構(gòu)3D系統(tǒng)級(jí)封裝（SiP）技術(shù)，采用英特爾嵌入式多芯片互連橋接（EMIB）技術(shù)將多個(gè)芯片集成在一個(gè)封裝中，該技術(shù)采用小型硅橋?qū)⒍鄠€(gè)芯片連接在一起封裝，如圖4所示。對(duì)于Intel Stratix 10 FPGA，封裝中的一個(gè)大芯片包含單片F(xiàn)PGA內(nèi)核。其他較小的芯片稱為cell，為英特爾Stratix 10器件系列提供了多種接口選擇。

圖4：英特爾Stratix 10 FPGA和SoC采用英特爾EMIB互連技術(shù)，將單片F(xiàn)PGA芯片與多個(gè)連接區(qū)塊綁定，提供各種I / O特性和功能。 （圖片來(lái)源：英特爾）

英特爾Stratix 10 TX FPGA和SoC采用多達(dá)五個(gè)“E-tiles”來(lái)實(shí)現(xiàn)器件的多個(gè)58 Gbps PAM4 SerDes收發(fā)器。在PAM-4模式下，E-tile上的每個(gè)收發(fā)器通道都支持57.8 Gbps的數(shù)據(jù)速率，并針對(duì)新標(biāo)準(zhǔn)和新興標(biāo)準(zhǔn)（包括OIF CEI 56 LR，MR和VSR）的短距離和長(zhǎng)距離電氣規(guī)范。這些高速SerDes收發(fā)器中集成的高級(jí)均衡電路可實(shí)現(xiàn)大多數(shù)高速串行協(xié)議所需的誤碼率（BER），這些收發(fā)器可支持高數(shù)據(jù)速率的傳統(tǒng)和高損耗背板。

400GE設(shè)計(jì)需要高速Reed-Solomon前向糾錯(cuò)（FEC）和完整的400GE協(xié)議棧。英特爾Stratix 10 TX FPGA通過(guò)在英特爾Stratix 10 TX FPGA的E-tile中的固定硬件中實(shí)現(xiàn)FEC和最低級(jí)別的協(xié)議棧來(lái)滿足這些要求，而400GE協(xié)議棧的較高部分通過(guò)可編程實(shí)現(xiàn)FPGA架構(gòu)內(nèi)的邏輯。

使用英特爾Stratix 10 TX FPGA實(shí)現(xiàn)400GE解決方案需要的不僅僅是快速的SerDes收發(fā)器。FPGA的內(nèi)部邏輯結(jié)構(gòu)必須處理通過(guò)SerDes收發(fā)器的多個(gè)高速數(shù)據(jù)流的極高數(shù)據(jù)速率。對(duì)于400GE設(shè)計(jì)解決方案，F(xiàn)PGA架構(gòu)必須能夠以366 MHz的最低時(shí)鐘速率運(yùn)行。英特爾Stratix 10 TX FPGA具有性能加倍的HyperFlex內(nèi)核架構(gòu)和1 GHz最大頻率，可輕松實(shí)現(xiàn)此最低時(shí)鐘速率。

英特爾提供經(jīng)過(guò)測(cè)試的基于英特爾Stratix 10 TX FPGA的400GE端口參考設(shè)計(jì)，該產(chǎn)品通過(guò)測(cè)試和插件測(cè)試可與多家供應(yīng)商的產(chǎn)品實(shí)現(xiàn)互操作。

來(lái)源：中國(guó)電子網(wǎng)