基于Chiplet方法的完全集成5G實(shí)現(xiàn)方案

1.引言

我們目前處于蜂窩連接的轉(zhuǎn)型時(shí)期，未來無處不在的無線連接正在興起。在全球范圍內(nèi)，2G、3G和4G的成功推動(dòng)手機(jī)使用量達(dá)到了令人難以置信的75億部。令人震驚的是，這使得移動(dòng)設(shè)備的數(shù)量比全球人口還要多?；蛟S更具影響力的是，蜂窩連接對(duì)那些之前被數(shù)字化剝奪權(quán)利的人產(chǎn)生的影響； 例如，2016年撒哈拉以南非洲地區(qū)每100人通常有1部固定電話，但有74臺(tái)移動(dòng)連接設(shè)備。

展望未來十年，隨著5G的出現(xiàn)，無線基礎(chǔ)設(shè)施將變得更加普遍，甚至與我們?nèi)粘Ｉ畹姆椒矫婷嫱耆跒橐惑w。 5G延續(xù)了先前蜂窩標(biāo)準(zhǔn)（在驅(qū)動(dòng)帶寬方面）的模式，但也將其擴(kuò)展到更多設(shè)備和使用模式。

主要趨勢(shì)包括：

1．對(duì)增強(qiáng)型移動(dòng)寬帶（eMBB）和其他應(yīng)用的帶寬增加需求，特別是以10倍現(xiàn)有吞吐量或者更高速率驅(qū)動(dòng)的瞬時(shí)可用帶寬。

a. 這將是5G標(biāo)準(zhǔn)化帶來的首波驅(qū)動(dòng)力，其中3GPP已于2017年完成非獨(dú)立（即LTE輔助）新無線電（NR），2018年可提供5G獨(dú)立版，如圖1所示。

b. 5G的部署也將根據(jù)頻段情況分階段進(jìn)行，首先部署6GHz以下，然后是毫米波（mmWave）頻率的連續(xù)頻段，以便在稍后階段支持關(guān)鍵eMBB應(yīng)用。

圖1：5G的ITU和3GPP時(shí)間表

2．隨著物聯(lián)網(wǎng)(IoT)蜂窩網(wǎng)絡(luò)連接的到來而連接到大量的設(shè)備。預(yù)計(jì)到2020年將有500億臺(tái)蜂窩網(wǎng)絡(luò)連接的設(shè)備。這些需求當(dāng)中的一部分可以通過現(xiàn)有標(biāo)準(zhǔn)滿足，同時(shí)也要靠Release 16版本中海量機(jī)器類通信（mMTC）的現(xiàn)有規(guī)范去實(shí)現(xiàn)了。

3. 新的應(yīng)用模式也在不斷涌現(xiàn)，這對(duì)移動(dòng)設(shè)備及其蜂窩無線基礎(chǔ)設(shè)施提出了新的要求。示例包括：

a.用于連接多個(gè)電池供電物聯(lián)網(wǎng)端點(diǎn)的低帶寬、低功耗的要求，以實(shí)現(xiàn)mMTC相關(guān)的連接和監(jiān)控；

b.用于車輛到車輛和車輛到基礎(chǔ)設(shè)施的連接（C-V2X）高可靠性、低延遲蜂窩網(wǎng)絡(luò)，以補(bǔ)充現(xiàn)有的V2X解決方案

c.為遠(yuǎn)程手術(shù)和增強(qiáng)/虛擬現(xiàn)實(shí)等新興應(yīng)用提供的高可靠性、低延遲支持

后兩類應(yīng)用將通過即將推出的3GPP超可靠、低延遲連接（URLLC）標(biāo)準(zhǔn)來解決。

4. 對(duì)邊緣分析和移動(dòng)邊緣計(jì)算（MEC）的新需求。計(jì)算重心正在從以前估計(jì)的將數(shù)據(jù)發(fā)送到集中式計(jì)算資源進(jìn)行處理，轉(zhuǎn)變?yōu)橐频轿挥跀?shù)據(jù)生成原點(diǎn)附近的分布式計(jì)算資源的新范例。造成這種轉(zhuǎn)變的原因是多方面的：新興應(yīng)用嚴(yán)格的延遲要求、越來越龐大的數(shù)據(jù)量，以及優(yōu)化稀缺網(wǎng)絡(luò)資源的愿望等等許多方面。

2.基帶

在本文中，我們考慮如何通過具有高性能CPU子系統(tǒng)和包括FPGA可重編程加速硬件處理單元的SoC架構(gòu)來成功應(yīng)對(duì)5G的獨(dú)特需求。

基帶從網(wǎng)絡(luò)接口（例如以太網(wǎng)）獲取數(shù)據(jù)，并將其轉(zhuǎn)換為通過前傳（Fronthaul）接口傳輸?shù)缴漕l前端進(jìn)行傳入/傳出的復(fù)雜樣本。以下高級(jí)原理圖包括用于LTE下行鏈路的發(fā)送器，以及用于上行鏈路的接收器。

3.基帶L1處理的案例研究

在這里，我們舉例說明如何將基帶處理（尤其是Layer-1層）映射到關(guān)鍵處理元器件上，如處理器子系統(tǒng)、CPU和DSP內(nèi)核，以及固定和靈活的硬件加速。

除了前面描述的處理元器件之外，還有一個(gè)靈活的天線接口功能模塊：這是連接基帶和射頻單元所需的元件。傳統(tǒng)上，這是通用公共無線電接口（CPRI），有時(shí)是開放式基站架構(gòu)計(jì)劃（OBSAI）兼容的部分。

然而，越來越多的方案在轉(zhuǎn)向指定一個(gè)更靈活的前傳接口，以允許基帶和RF前端之間的不同映射。IEEE對(duì)下一代前傳接口NGFI（IEEE1914）進(jìn)行了持續(xù)的跟進(jìn)，包括用于基于分組的前傳傳輸網(wǎng)絡(luò)標(biāo)準(zhǔn)IEEE1914.1和以太網(wǎng)無線電（RoE）包封和映射標(biāo)準(zhǔn)IEEE1914.1。同時(shí)，還有其他行業(yè)項(xiàng)目指定了5G前傳接口并可共享，例如eCPRI。

鑒于前傳接口面臨的各種規(guī)范、標(biāo)準(zhǔn)和要求，F(xiàn)PGA很適合其應(yīng)用，并通常用于支持此接口，如圖3所示。

3.2. 可加速5G上市時(shí)間的分立結(jié)構(gòu)

圖4將5G所需的處理元器件映射為具有獨(dú)立器件的分立式架構(gòu)，包括CPU SoC、輔助FPGA加速和天線接口。此配置反映了在可以提供經(jīng)過優(yōu)化的5G專用集成電路（?ASIC）之前，可以在5G原型設(shè)計(jì)和早期量產(chǎn)中部署的實(shí)施方案。

·CPU系統(tǒng)級(jí)芯片里面包括：Arm處理器組合以及用于Layer-1處理和硬化加速器的DSP內(nèi)核，用于固定的、明確定義的功能。

o在此示例中，假設(shè)現(xiàn)有的4G ASIC SoC可用，因此具有通用加速（例如MACSEC）以及LTE特定加速：前向糾錯(cuò)（特別是turbo編解碼器）、快速傅立葉變換和離散傅里葉變換，以在上行鏈路上支持SC-FDMA。

·靈活的天線接口

o如前所述，前傳天線接口非常適合用FPGA來實(shí)現(xiàn)。這是在線配置的，數(shù)據(jù)從射頻單元發(fā)出（在上行鏈路上），然后是被轉(zhuǎn)換為諸如以太網(wǎng)等具有標(biāo)準(zhǔn)連接的協(xié)議。

·硬件加速FPGA

o輔助加速FPGA實(shí)現(xiàn)了在基帶SoC上不可提供的所有必要的計(jì)算密集型功能。這可以是5G特定的功能或先前未曾規(guī)劃的功能。

o在此處顯示的示例中，使用了CCIX互連。該標(biāo)準(zhǔn)允許基于不同指令集架構(gòu)的處理器將緩存一致性、對(duì)等處理的優(yōu)勢(shì)擴(kuò)展到包括FPGA和定制ASIC在內(nèi)的多種加速器件上。

圖4：可加速5G上市時(shí)間的分立結(jié)構(gòu)

3.3. 基于Chiplet的5G實(shí)現(xiàn)

圖5顯示了與圖4所示類似的架構(gòu)，但是使用了基于系統(tǒng)級(jí)封裝芯片（chiplet）的方法進(jìn)行了重新配置。 在這種情況下，一個(gè)采用了更高帶寬、更低延遲和更低功耗的接口將CPU SoC片芯晶粒與輔助硬件加速chiplet芯片連接起來。 支持前傳連接到射頻單元的FPGA器件在該示例中可以但并不是封裝集成在其中的；但實(shí)際上，如果有足夠的資源，它可以是與硬件加速chiplet芯片相同的chiplet器件。

圖5：基于Chiplet的方法可實(shí)現(xiàn)更高的集成度

用于封裝集成的兩種主要技術(shù)是使用硅中介層或有機(jī)基板，以及某種形式的超短距離（USR）收發(fā)器。

3.4.完全集成的5G實(shí)現(xiàn)方式

最后，圖6展示了本文考慮的最終、最高集成度的基帶架構(gòu)。該方法包括與先前相同的處理元件，具有相同的功能，但嵌入式FPGA（eFPGA）集成在了芯片內(nèi)。

這種緊密集成的單片集成方法具有許多優(yōu)點(diǎn)。與基于chiplet的方法相比，該接口具有更高的帶寬、更低的延遲和更低的每比特能耗。此外，資源組合可以根據(jù)所考慮的特定應(yīng)用進(jìn)行定制，因此避免了不需要的接口、存儲(chǔ)器和核心邏輯單元。這樣可以實(shí)現(xiàn)以上所考慮的三種架構(gòu)中最低單位成本。

如前所述，現(xiàn)在的主要目標(biāo)是提供更快的上市時(shí)間、更高靈活性和未來可用性。之所以能加快了上市時(shí)間，是因?yàn)镾oC可以提前流片，因?yàn)榭梢葬槍?duì)eFPGA進(jìn)行后期修改（例如5G標(biāo)準(zhǔn)中Polar碼的出現(xiàn)）而不是完成即固定的ASIC。來自新算法或者未預(yù)計(jì)算法（例如新的加密標(biāo)準(zhǔn)）的靈活性可以通過嵌入式可編程邏輯而不是軟件或外部FPGA來解決。最后，未來可用性可以延長SoC的生命周期，因?yàn)橹T如URLLC和mMTC等新標(biāo)準(zhǔn)等大批量新興需求可以通過現(xiàn)有產(chǎn)品解決，而不需要進(jìn)行新的開發(fā)。

總結(jié)

CPU和可編程加速（嵌入式或獨(dú)立FPGA）的緊密耦合，使開發(fā)人員能夠去創(chuàng)建可以一個(gè)應(yīng)用于多個(gè)不同市場(chǎng)的平臺(tái)產(chǎn)品。 這增加了特定產(chǎn)品的市場(chǎng)適用性并提高了開發(fā)投資回報(bào)。 這甚至可以在流片后再對(duì)市場(chǎng)進(jìn)行定位（或重新定位），即最大化的可編程性所提供的內(nèi)在靈活性可支持相當(dāng)大的創(chuàng)新空間。

或許從5G的角度來看更為重要的是，高度可編程的解決方案可以加快產(chǎn)品上市速度。例如，在標(biāo)準(zhǔn)最終確定之前，不再需要推遲SoC的流片時(shí)間，后續(xù)改變的需求可以在軟件或可編程硬件中實(shí)現(xiàn)。這對(duì)于早期5G部署所面臨并在不斷增加的壓力，以及應(yīng)對(duì)新標(biāo)準(zhǔn)的不斷涌現(xiàn)，這是一個(gè)突出優(yōu)勢(shì)。