Linux中斷子系統(tǒng)系列之基礎(chǔ)概念篇
[導(dǎo)讀] 對(duì)于驅(qū)動(dòng)開(kāi)發(fā)而言,中斷機(jī)制是一個(gè)無(wú)法繞開(kāi)的主題,翻看了很多資料書籍,讀來(lái)讀去總覺(jué)得沒(méi)明白,所以嘗試自底向上的分析一下Linux中斷子系統(tǒng)的內(nèi)在設(shè)計(jì)以及運(yùn)行機(jī)制。將陸續(xù)分享相關(guān)的學(xué)習(xí)原創(chuàng)筆記,敬請(qǐng)關(guān)注期待。
代碼分析基于內(nèi)核5.4.31
如有興趣,不妨星標(biāo)一下小號(hào),這樣后續(xù)筆記將及時(shí)置頂出現(xiàn)在你的面前。
啥是中斷/異常
處理器的典型任務(wù)是處理一系列預(yù)定的程序。為了通知處理器某些事件,有時(shí)需要中斷當(dāng)前正在處理的任務(wù)。中斷可以由程序觸發(fā),也可以從外設(shè)異步觸發(fā)。如果發(fā)生中斷請(qǐng)求IRQ,則處理器將執(zhí)行預(yù)定的中斷服務(wù)程序ISR。CPU需要能處理軟件錯(cuò)誤,例如除零或顯式中斷調(diào)用(例如syscalls)。硬件中斷由中斷控制器路由到指定的處理器(如x86系統(tǒng)的IO-APIC)。
操作系統(tǒng)的總體運(yùn)行機(jī)制屬于事件驅(qū)動(dòng)(event-driven)機(jī)制。
中斷:
-
由外部硬件生成的異步事件。 -
中斷控制器芯片將每個(gè)IRQ輸入映射到一個(gè)中斷向量,該中斷向量定位相應(yīng)的中斷服務(wù)程序
一個(gè) IRQ 是來(lái)自某個(gè)設(shè)備的一個(gè)中斷請(qǐng)求??赡艿闹袛嗾?qǐng)求源:來(lái)自一個(gè)硬件引腳,或來(lái)自一個(gè)數(shù)據(jù)包。多個(gè)設(shè)備可能連接到同一個(gè)硬件引腳,從而共享一個(gè) IRQ。抽象成中斷請(qǐng)求事件,有哪些可能的事件呢:
-
GPIO 中斷請(qǐng)求,包括邊沿、電平模式 -
外設(shè) I2C的start/stop事件 -
USB枚舉,報(bào)文 -
網(wǎng)口......
異常(陷阱):由軟件生成的同步事件,比如前面提到的除零,頁(yè)錯(cuò)誤
ARM32/ARM64硬件架構(gòu)對(duì)比
ARM32
這里以ARMv7 為例進(jìn)行描述,對(duì)于ARM32而言,CPU具有9大處理模式:
其中encoding是指的CPSR程序狀態(tài)寄存器中的M[4:0],對(duì)于ARMv7而言,權(quán)限等級(jí)如下:
-
PL0-適用于用戶應(yīng)用程序供應(yīng)商,例如從App Store下載的應(yīng)用程序。 -
PL1-豐富的OS供應(yīng)商,例如Android使用的Linux內(nèi)核。 -
PL2-虛擬機(jī)監(jiān)控程序供應(yīng)商。 -
(Secure PL0)安全PL0-受信任的OS供應(yīng)商提供的受信任的OS應(yīng)用程序。 -
(Secure PL1)安全PL1-受信任的操作系統(tǒng)。 -
(Secure PL)安全PL1-提供安全固件的OEM。
ARMv7采用通用中斷控制器GIC V2進(jìn)行中斷分發(fā)控制。
AArch64
自《Programmer’s Guide for ARMv8-A》,armv8 引入64位ARM架構(gòu),向后兼容。
-
Cortex-A53處理器是一個(gè)中檔、低功耗處理器,在單個(gè)集群中有一個(gè)到四個(gè)核,每個(gè)核都有一個(gè)L1緩存子系統(tǒng)、一個(gè)可選的集成GICv3/4(通用中斷控制器Generic Interrupt Controller)接口和一個(gè)可選的L2緩存控制器。 -
Cortex-A57處理器針對(duì)移動(dòng)和企業(yè)計(jì)算應(yīng)用,包括計(jì)算密集型64位應(yīng)用,如高端計(jì)算機(jī)、平板電腦和服務(wù)器產(chǎn)品。它可以與Cortex-A53處理器一起采用 big.LITTLE技術(shù)(有的也稱為異步多核架構(gòu))成為一個(gè)處理器。
ARMv8-A體系結(jié)構(gòu)引入了許多更改,這些更改使得可以設(shè)計(jì)性能明顯更高的處理器實(shí)現(xiàn):
-
更大的物理地址尋址能力:處理器可以訪問(wèn)超過(guò)4GB的物理內(nèi)存。 -
64位虛擬尋址:這樣可以使虛擬內(nèi)存超過(guò)4GB的限制。這對(duì)于使用內(nèi)存映射文件I / O或稀疏尋址的現(xiàn)代臺(tái)式機(jī)和服務(wù)器軟件很重要。 -
自動(dòng)事件信號(hào):利于實(shí)現(xiàn)低功耗、高性能的自旋鎖。 -
更大寄存器文件:31個(gè)64位通用寄存器可提高性能并減少棧開(kāi)銷。 -
高效的64位立即數(shù)生成:較少對(duì)文字池的依賴。 -
更大的PC指針相對(duì)尋址空間:+/- 4GB尋址范圍,可在共享庫(kù)和與位置無(wú)關(guān)的可執(zhí)行文件中進(jìn)行有效的數(shù)據(jù)尋址。 -
額外的16KB和64KB翻譯顆粒:這樣可以減少轉(zhuǎn)換后備緩沖區(qū)(TLB)的丟失率和頁(yè)面遍歷的深度。 -
新的異常模型: 降低了操作系統(tǒng)和管理程序軟件的復(fù)雜性。 -
高效的緩存管理: 用戶空間緩存操作提高了動(dòng)態(tài)代碼生成效率。使用數(shù)據(jù)高速緩存零指令快速清除數(shù)據(jù)高速緩存。 -
硬件加速密碼器:提高3倍至10倍較好的軟件加密性能。這對(duì)于小顆粒的解密和太小而無(wú)法有效地卸載到硬件加速器上的加密非常有用,例如https。 -
Load-Acquire, Store-Release指令:針對(duì)C++11,C11,Java內(nèi)存模型而設(shè)計(jì)。它們通過(guò)消除顯式的內(nèi)存屏障指令來(lái)提高線程安全代碼的性能。 -
NEON雙精度浮點(diǎn)高級(jí)SIMD:這使SIMD矢量化可以應(yīng)用于更廣泛的算法集,例如科學(xué)計(jì)算,高性能計(jì)算(HPC)和超級(jí)計(jì)算機(jī)。
上面談到了新的異常模型,這里來(lái)看一下具體是指什么:
在ARMv8中,程序運(yùn)行總是處于四個(gè)異常級(jí)別之一。在AArch64中,異常級(jí)別確定特權(quán)級(jí)別,類似于ARMv7中定義的特權(quán)級(jí)別。異常級(jí)別確定特權(quán)級(jí)別,因此在ELn程序?qū)?yīng)于特權(quán)PLn。類似地,n值大于另一個(gè)值的異常級(jí)別處于較高的異常級(jí)別。數(shù)量比另一個(gè)少的異常級(jí)別被描述為處于較低的異常級(jí)別。
異常級(jí)別提供了適用于ARMv8架構(gòu)所有運(yùn)行狀態(tài)的軟件執(zhí)行特權(quán)的邏輯隔離。它類似于計(jì)算機(jī)科學(xué)中常見(jiàn)的分層保護(hù)域概念。
-
EL0:普通用戶應(yīng)用程序。 -
EL1:操作系統(tǒng)內(nèi)核通常描述為特權(quán)。 -
EL2:管理程序(Hypervisor)。 -
EL3:底層固件,包括安全監(jiān)視器。
通常,一個(gè)軟件(例如應(yīng)用程序,操作系統(tǒng)的內(nèi)核或系統(tǒng)管理程序)占據(jù)一個(gè)異常級(jí)別。該規(guī)則的一個(gè)例外是內(nèi)核內(nèi)虛擬機(jī)管理程序,例如KVM,它們?cè)贓L2和EL1上都可運(yùn)行。
可運(yùn)行在AArch32以及AArch64模式下:
由圖可見(jiàn):在AArch32模式下,EL0相對(duì)于usr 模式,而EL1則相當(dāng)于Svc、Abt、Und、FIQ、IRQ、Sys模式,而EL2則相當(dāng)于Hyp模式。
ARMv8-A提供兩種安全狀態(tài),即安全和非安全。非安全狀態(tài)也稱為正常模式(normal world)。這使操作系統(tǒng)(OS)與受信任的OS在同一硬件上并行運(yùn)行,并提供了針對(duì)某些軟件攻擊和硬件攻擊的保護(hù)。ARM TrustZone技術(shù)使系統(tǒng)可以在普通和安全環(huán)境之間進(jìn)行分區(qū)。與ARMv7-A架構(gòu)一樣,安全監(jiān)視器充當(dāng)在普通和安全環(huán)境之間移動(dòng)的網(wǎng)關(guān)。
ARMv8-A 在正常模式下還提供了對(duì)虛擬化的支持。從而虛擬機(jī)監(jiān)控程序或虛擬機(jī)管理器(VMM)代碼可以在系統(tǒng)上運(yùn)行,并承載多個(gè)客戶操作系統(tǒng)。每個(gè)客戶操作系統(tǒng)本質(zhì)上都運(yùn)行在一個(gè)虛擬機(jī)上。每個(gè)操作系統(tǒng)就不會(huì)意識(shí)到它正在與其他客戶操作系統(tǒng)共享CPU。
ARMv8-A采用通用中斷控制器GIC V3進(jìn)行中斷分發(fā)控制。
在AArch64中,異常可以是(synchronous exception)同步的,也可以是( asynchronous exception)異步的。
同步異常:如果異常是在執(zhí)行或試圖執(zhí)行指令流時(shí)產(chǎn)生,并且返回地址提供導(dǎo)致該異常指令的詳細(xì)信息,則將其描述為同步異常。
異步異常:異步異常不是由執(zhí)行指令生成的,而返回地址可能并不總是提供導(dǎo)致異常的細(xì)節(jié)。異步異常的來(lái)源是IRQ(正常優(yōu)先級(jí)中斷),F(xiàn)IQ(快速中斷)或SError(系統(tǒng)錯(cuò)誤)。系統(tǒng)錯(cuò)誤有許多可能的原因,最常見(jiàn)的是異步數(shù)據(jù)中止(例如,由將臟數(shù)據(jù)從緩存線寫到外部?jī)?nèi)存而觸發(fā)的中止)。
啥是GIC?
GIC是一種先進(jìn)的微控制器總線架構(gòu)(AMBA)和ARM架構(gòu)兼容的系統(tǒng)片上(SoC)外設(shè)。它是一種高性能的、區(qū)域優(yōu)化的中斷控制器,具有芯片上的AMBA總線接口,根據(jù)配置,它符合AMBA高級(jí)可擴(kuò)展接口(AXI)協(xié)議或AMBA AHB-Lite協(xié)議。
這里僅僅參考ARM官方文檔將其中一部分從概念上加以介紹,過(guò)多細(xì)節(jié)比較枯燥就不做介紹了,個(gè)人認(rèn)為僅需要從概念上去理解一下大致原理即可,沒(méi)有必要去進(jìn)行更深層的挖掘。除非你需要去修改這一層次的代碼。
具體一點(diǎn)來(lái)看,GIC的總體框架如下:
-
處理單元Processing element (PE),也即是核 -
中斷翻譯服務(wù)組件Interrupt Translation Service components (ITS) -
中斷路由基礎(chǔ)設(shè)施Interrupt Routing Infrastructure (IRI)
比如一個(gè)SPI的中斷分發(fā)路由機(jī)制如下:
分發(fā)器 Distributor:分發(fā)服務(wù)器執(zhí)行中斷優(yōu)先級(jí)排序,并將spi和SGIs分發(fā)到連接到系統(tǒng)中PEs,從而進(jìn)入CPU處理。如果我們將這些都看成黑盒子,可以簡(jiǎn)化理解一下:
對(duì)于GICv2與GICv3的主要顯著區(qū)別是GICv3可以支持更多核,GICv3可支持超過(guò)8核的處理器。
異常/中斷來(lái)了咋辦?
-
對(duì)于ARM處理器而言,異常/中斷到來(lái)后,處理器對(duì)應(yīng)進(jìn)入不同的處理器模式(FIQ/IRQ/UND/ABT). -
對(duì)于ARM64處理器而言,因?yàn)樘幚砥饕呀?jīng)沒(méi)有處理器模式機(jī)制了,因此對(duì)應(yīng)變成進(jìn)入何種異常級(jí)別(exception level)。處理器復(fù)位時(shí)默認(rèn)進(jìn)入最高級(jí)別的exception level,例如如果處理器最高支持的EL是EL2,復(fù)位后系統(tǒng)將處于EL2。對(duì)于那些正常通過(guò)system call產(chǎn)生的異常,處理器會(huì)切換到哪一個(gè)exception level這個(gè)問(wèn)題也很好回答,SVC、HVC和SMC將進(jìn)入處理器設(shè)定的異常級(jí)別。
然而對(duì)于異常/中斷的處理,說(shuō)到底還是需要進(jìn)入相應(yīng)的異常/中斷句柄(process handler)進(jìn)行處理,那么怎么進(jìn)入的呢?這里自然就引入了異常向量表了,這里來(lái)看看異常向量表在哪里實(shí)現(xiàn)的。這里個(gè)人認(rèn)為理解一下大致概念也就可以了。
ARM
對(duì)于ARMv7而言,位于./arch/arm/kernel/entry-v7m.s
ENTRY(vector_table)
.long 0 @ 0 - Reset stack pointer
.long __invalid_entry @ 1 - Reset
.long __invalid_entry @ 2 - NMI
.long __invalid_entry @ 3 - HardFault
.long __invalid_entry @ 4 - MemManage
.long __invalid_entry @ 5 - BusFault
.long __invalid_entry @ 6 - UsageFault
.long __invalid_entry @ 7 - Reserved
.long __invalid_entry @ 8 - Reserved
.long __invalid_entry @ 9 - Reserved
.long __invalid_entry @ 10 - Reserved
.long vector_swi @ 11 - SVCall
.long __invalid_entry @ 12 - Debug Monitor
.long __invalid_entry @ 13 - Reserved
.long __pendsv_entry @ 14 - PendSV
.long __invalid_entry @ 15 - SysTick
.rept CONFIG_CPU_V7M_NUM_IRQ
.long __irq_entry @ External Interrupts
.endr
.align 2
.globl exc_ret
exc_ret:
.space 4
對(duì)于其他的ARM架構(gòu)而言,位于./arch/arm/kernel/entry-armv.S,貼上部分代碼
*
* Interrupt dispatcher
*/
vector_stub irq, IRQ_MODE, 4
.long __irq_usr @ 0 (USR_26 / USR_32)
.long __irq_invalid @ 1 (FIQ_26 / FIQ_32)
.long __irq_invalid @ 2 (IRQ_26 / IRQ_32)
.long __irq_svc @ 3 (SVC_26 / SVC_32)
.long __irq_invalid @ 4
.long __irq_invalid @ 5
.long __irq_invalid @ 6
.long __irq_invalid @ 7
.long __irq_invalid @ 8
.long __irq_invalid @ 9
.long __irq_invalid @ a
.long __irq_invalid @ b
.long __irq_invalid @ c
.long __irq_invalid @ d
.long __irq_invalid @ e
.long __irq_invalid @ f
/*
* Data abort dispatcher
* Enter in ABT mode, spsr = USR CPSR, lr = USR PC
*/
vector_stub dabt, ABT_MODE, 8
.long __dabt_usr @ 0 (USR_26 / USR_32)
.long __dabt_invalid @ 1 (FIQ_26 / FIQ_32)
.long __dabt_invalid @ 2 (IRQ_26 / IRQ_32)
.long __dabt_svc @ 3 (SVC_26 / SVC_32)
.long __dabt_invalid @ 4
.long __dabt_invalid @ 5
.long __dabt_invalid @ 6
.long __dabt_invalid @ 7
.long __dabt_invalid @ 8
.long __dabt_invalid @ 9
.long __dabt_invalid @ a
.long __dabt_invalid @ b
.long __dabt_invalid @ c
.long __dabt_invalid @ d
.long __dabt_invalid @ e
.long __dabt_invalid @ f
/*
* Prefetch abort dispatcher
* Enter in ABT mode, spsr = USR CPSR, lr = USR PC
*/
vector_stub pabt, ABT_MODE, 4
.long __pabt_usr @ 0 (USR_26 / USR_32)
.long __pabt_invalid @ 1 (FIQ_26 / FIQ_32)
.long __pabt_invalid @ 2 (IRQ_26 / IRQ_32)
.long __pabt_svc @ 3 (SVC_26 / SVC_32)
.long __pabt_invalid @ 4
.long __pabt_invalid @ 5
.long __pabt_invalid @ 6
.long __pabt_invalid @ 7
.long __pabt_invalid @ 8
.long __pabt_invalid @ 9
.long __pabt_invalid @ a
.long __pabt_invalid @ b
.long __pabt_invalid @ c
.long __pabt_invalid @ d
.long __pabt_invalid @ e
.long __pabt_invalid @ f
/*
* Undef instr entry dispatcher
* Enter in UND mode, spsr = SVC/USR CPSR, lr = SVC/USR PC
*/
vector_stub und, UND_MODE
.long __und_usr @ 0 (USR_26 / USR_32)
.long __und_invalid @ 1 (FIQ_26 / FIQ_32)
.long __und_invalid @ 2 (IRQ_26 / IRQ_32)
.long __und_svc @ 3 (SVC_26 / SVC_32)
.long __und_invalid @ 4
.long __und_invalid @ 5
.long __und_invalid @ 6
.long __und_invalid @ 7
.long __und_invalid @ 8
.long __und_invalid @ 9
.long __und_invalid @ a
.long __und_invalid @ b
.long __und_invalid @ c
.long __und_invalid @ d
.long __und_invalid @ e
.long __und_invalid @ f
.align 5
.....................
/*=============================================================================
* FIQ "NMI" handler
*-----------------------------------------------------------------------------
*/
vector_stub fiq, FIQ_MODE, 4
.long __fiq_usr @ 0 (USR_26 / USR_32)
.long __fiq_svc @ 1 (FIQ_26 / FIQ_32)
.long __fiq_svc @ 2 (IRQ_26 / IRQ_32)
.long __fiq_svc @ 3 (SVC_26 / SVC_32)
.long __fiq_svc @ 4
.long __fiq_svc @ 5
.long __fiq_svc @ 6
.long __fiq_abt @ 7
.long __fiq_svc @ 8
.long __fiq_svc @ 9
.long __fiq_svc @ a
.long __fiq_svc @ b
.long __fiq_svc @ c
.long __fiq_svc @ d
.long __fiq_svc @ e
.long __fiq_svc @ f
.globl vector_fiq
.section .vectors, "ax", %progbits
.L__vectors_start:
W(b) vector_rst
W(b) vector_und
W(ldr) pc, .L__vectors_start + 0x1000
W(b) vector_pabt
W(b) vector_dabt
W(b) vector_addrexcptn
W(b) vector_irq
W(b) vector_fiq
.data
.align 2
.globl cr_alignment
cr_alignment:
.space 4
ARM64
位于./arch/arm64/kernel/entry.S,貼上部分代碼
.pushsection ".entry.text", "ax"
.align 11
ENTRY(vectors)
kernel_ventry 1, sync_invalid // Synchronous EL1t
kernel_ventry 1, irq_invalid // IRQ EL1t
kernel_ventry 1, fiq_invalid // FIQ EL1t
kernel_ventry 1, error_invalid // Error EL1t
kernel_ventry 1, sync // Synchronous EL1h
kernel_ventry 1, irq // IRQ EL1h
kernel_ventry 1, fiq_invalid // FIQ EL1h
kernel_ventry 1, error // Error EL1h
kernel_ventry 0, sync // Synchronous 64-bit EL0
kernel_ventry 0, irq // IRQ 64-bit EL0
kernel_ventry 0, fiq_invalid // FIQ 64-bit EL0
kernel_ventry 0, error // Error 64-bit EL0
#ifdef CONFIG_COMPAT
kernel_ventry 0, sync_compat, 32 // Synchronous 32-bit EL0
kernel_ventry 0, irq_compat, 32 // IRQ 32-bit EL0
kernel_ventry 0, fiq_invalid_compat, 32 // FIQ 32-bit EL0
kernel_ventry 0, error_compat, 32 // Error 32-bit EL0
#else
kernel_ventry 0, sync_invalid, 32 // Synchronous 32-bit EL0
kernel_ventry 0, irq_invalid, 32 // IRQ 32-bit EL0
kernel_ventry 0, fiq_invalid, 32 // FIQ 32-bit EL0
kernel_ventry 0, error_invalid, 32 // Error 32-bit EL0
#endif
END(vectors)
總結(jié)一下
對(duì)于做嵌入式開(kāi)發(fā),尤其需要做底層驅(qū)動(dòng)開(kāi)發(fā)的小伙伴們,較深入的理解一下更為底層異常/中斷運(yùn)行的機(jī)制,對(duì)于具體驅(qū)動(dòng)開(kāi)發(fā)而言是非常有幫助的。本文參考內(nèi)核代碼,以及ARM官方規(guī)格書大致梳理了Linux中斷子系統(tǒng)的基礎(chǔ)概念,以及異常/中斷如何進(jìn)入到CPU,以及相應(yīng)的入口在哪里實(shí)現(xiàn)定義的。后續(xù)為逐步深入分析中斷底層如何建模抽象的,采用自底向上的分析策略進(jìn)而分析用戶空間的調(diào)用接口,敬請(qǐng)關(guān)注期待。
本文辛苦原創(chuàng)分享,水平所限,文中估計(jì)也有蠻多錯(cuò)誤,希望看到的同學(xué)幫忙指正,如果覺(jué)得有價(jià)值也請(qǐng)幫忙點(diǎn)贊轉(zhuǎn)發(fā)支持,不勝感激!
—END—
免責(zé)聲明:本文內(nèi)容由21ic獲得授權(quán)后發(fā)布,版權(quán)歸原作者所有,本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。文章僅代表作者個(gè)人觀點(diǎn),不代表本平臺(tái)立場(chǎng),如有問(wèn)題,請(qǐng)聯(lián)系我們,謝謝!