28GHz 5G通信頻段射頻前端模塊MMIC的設(shè)計(jì)、實(shí)現(xiàn)和驗(yàn)證

隨著5G毫米波預(yù)期即將進(jìn)入商用，行業(yè)內(nèi)關(guān)鍵公司的研發(fā)正在順利推進(jìn)，已經(jīng)完成定制組件指標(biāo)劃定、設(shè)計(jì)和驗(yàn)證。實(shí)現(xiàn)未來(lái)毫米波5G系統(tǒng)所需的基本組件是射頻前端模塊（FEM）。該模塊包括發(fā)射機(jī)的最終放大級(jí)以及接收機(jī)中最前端的放大級(jí)以及發(fā)射/接收開(kāi)關(guān)（Tx/Rx）以支持時(shí)分雙工（TDD）。FEM必須在發(fā)射模式下具備高線性度，并在接收模式下具備低噪聲系數(shù)。由于毫米波5G系統(tǒng)可能需要用戶終端采用多個(gè)FEM構(gòu)成相控陣架構(gòu)或開(kāi)關(guān)天線波束架構(gòu)。因此FEM必須采用高效、緊湊和低成本的方式實(shí)現(xiàn)，且最好能簡(jiǎn)單控制和監(jiān)測(cè)。

本文介紹了符合以上所有要求的28GHz 5G通信頻段（27.5至28.35GHz）射頻前端模塊MMIC（單片微波集成電路）的設(shè)計(jì)、實(shí)現(xiàn)和驗(yàn)證。該射頻前端由Plextek RFI公司開(kāi)發(fā)，采用WINSemiconductors（穩(wěn)懋半導(dǎo)體）的PE-15 4V電壓、0.15μm、增強(qiáng)型GaAs PHEMT工藝實(shí)現(xiàn)。它采用緊湊型低成本且兼容SMT（表貼）安裝的5mm x 5mm二次注塑兼容QFN封裝，適用于大批量、低成本的制造。它涵蓋27至29GHz，因此支持完整的28GHz 5G頻段。

1.設(shè)計(jì)目標(biāo)

FEM發(fā)射通道的設(shè)計(jì)著重于功率回退下實(shí)現(xiàn)高效率，以提供線性放大，這是5G通信系統(tǒng)提出的要求。功率回退下的目標(biāo)功率附加效率（PAE）定為6%，三階交調(diào)（IMD3）低于-35dBc（功率回退值：從1dB壓縮點(diǎn)開(kāi)始大約退回7dB）。對(duì)應(yīng)1dB壓縮點(diǎn)（P1dB）的RF輸出功率定為20dBm。而接收通道需要在非常低的電流消耗下（最大15mA，+4V電源），實(shí)現(xiàn)低于4dB的噪聲系數(shù)（包括開(kāi)關(guān)損耗）。

射頻前端MMIC的功能框圖如圖1所示。發(fā)送信號(hào)路徑從圖的上半部分中的左側(cè)延伸到右側(cè)；輸入端口位于標(biāo)有“PA_RFin”的引腳上。輸入信號(hào)由三級(jí)功放（PA）放大，然后通過(guò)RF功率檢測(cè)器和單刀雙擲（SPDT）開(kāi)關(guān)連接至天線。片上定向功率檢測(cè)器可監(jiān)測(cè)發(fā)射出的射頻輸出功率，并且片上集成了溫度補(bǔ)償功能。帶補(bǔ)償?shù)墓β蕶z測(cè)器輸出由電壓“Vref”和電壓“Vdet”之間的差值決定。芯片內(nèi)集成了由（低電平有效）邏輯信號(hào)“PA_ON”控制的快速開(kāi)關(guān)賦能電路（圖1中的PA賦能電路）。可在發(fā)射和接收模式之間切換時(shí)，快速給PA上電和斷電，從而在PA不用時(shí)達(dá)到僅使用0.1mA的電流，最大限度地提高整個(gè)系統(tǒng)的效率。

圖1：28GHz 5G通信射頻前端模塊芯片的功能框圖

PA通常會(huì)工作在從壓縮點(diǎn)回退幾dB的條件下，以保持其發(fā)射的調(diào)制信號(hào)不嚴(yán)重失真。設(shè)計(jì)方法是優(yōu)化功率放大器工作在P1dB點(diǎn)回退7dB左右的性能。為了在該工作條件下達(dá)到較優(yōu)的PAE，PA將偏置在深A(yù)B類。

2.設(shè)計(jì)折中策略

該設(shè)計(jì)起始于對(duì)候選單元晶體管進(jìn)行器件級(jí)仿真。這項(xiàng)仿真工作可以獲得如器件尺寸、偏置點(diǎn)、目標(biāo)阻抗、PA級(jí)數(shù)和驅(qū)動(dòng)器比率等關(guān)鍵信息，為后續(xù)精細(xì)的功率放大器設(shè)計(jì)奠定了堅(jiān)實(shí)的基礎(chǔ)。

這項(xiàng)工作的一個(gè)重要部分在于確定如何最大限度地提高功率回退下的PAE。一般來(lái)說(shuō)，可通過(guò)降低器件靜態(tài)偏置電流密度來(lái)實(shí)現(xiàn)。但是該方法中電流密度可往下調(diào)的范圍受限于增益和線性度約束，因?yàn)檫@兩者都隨著電流密度的降低而惡化。功率回退條件下的PAE和增益與線性度之間有明確的折中關(guān)系。

設(shè)計(jì)中主要關(guān)心的線性度指標(biāo)是在功率回退條件下，IMD3必須小于-35dBc。如圖2所示，在偏置電流降低的情況下，IMD3性能對(duì)基頻負(fù)載條件特別敏感。圖2a顯示了偏置為深A(yù)B類的8&TImes;50μm器件在4V、75mA/mm時(shí)的負(fù)載牽引仿真結(jié)果，并標(biāo)出了P1dB下的PAE最佳點(diǎn)對(duì)應(yīng)的負(fù)載。該圖還給出了仿真所得該最佳負(fù)載和功率回退條件下IMD3的性能，表明離-35dBc的指標(biāo)還有大約4dB的裕度。仿真的PAE在該功率回退條件下約為15%，且該效率只計(jì)入器件的作用，不包括任何輸出損耗。圖2b顯示了相同器件和偏置工作條件下，P1dB功率最佳點(diǎn)對(duì)應(yīng)的負(fù)載以及IMD3等信息。發(fā)現(xiàn)在相同的相對(duì)功率回退情況下，其IMD3的性能明顯更差，超出指標(biāo)5dB以上，而此時(shí)PAE和前一種條件相似，約為15.7%。

圖2：P1dB條件下最佳PAE對(duì)應(yīng)的阻抗點(diǎn)以及對(duì)應(yīng)的功率回退條件下的IMD3（a）；P1dB條件下最佳功率對(duì)應(yīng)的阻抗點(diǎn)以及對(duì)應(yīng)的功率回退條件下的IMD3（b）。

進(jìn)一步評(píng)估了史密斯圓圖上的其他阻抗點(diǎn)下，功放的P1dB和功率回退兩種條件下的性能。圖2a中的負(fù)載條件明顯具有最好的綜合性能，因此被選定用于輸出級(jí)設(shè)計(jì)。最終選擇了52mA/mm的偏置電流，并選擇了8x50μm器件作為輸出級(jí)的基本單元，以滿足功率指標(biāo)要求。并根據(jù)總的傳輸增益指標(biāo)確定了需要三級(jí)放大。

通過(guò)依次為驅(qū)動(dòng)放大級(jí)和預(yù)驅(qū)動(dòng)放大級(jí)選擇最佳晶體管尺寸來(lái)設(shè)計(jì)完整的三級(jí)功率放大器。這同樣需要仔細(xì)考慮設(shè)計(jì)折中，因?yàn)檩^大的晶體管尺寸可改善整體線性度但會(huì)降低PAE。當(dāng)所有晶體管的尺寸和偏置確定后，就可以繼續(xù)進(jìn)行匹配和偏置電路的詳細(xì)設(shè)計(jì)。版圖設(shè)計(jì)從整個(gè)設(shè)計(jì)過(guò)程的早期階段就需要開(kāi)始考慮，以避免不引入過(guò)大的寄生效應(yīng)以及確保設(shè)計(jì)的可實(shí)現(xiàn)性。功放的第一和第二級(jí)使用共同的柵極偏置引線（加在引腳PA_Vg12上），而第三級(jí)設(shè)置單獨(dú)的偏置引線（PA_Vg3）。這樣就可以單獨(dú)優(yōu)化兩個(gè)電壓，以對(duì)PA的線性度或PAE進(jìn)行提升。漏極供電可以類似地通過(guò)兩個(gè)獨(dú)立的引腳施加+4V電壓在“PA_Vd12”和“PA_Vd3”上，盡管這兩個(gè)引腳在PCB板上是相連的。

SPDT開(kāi)關(guān)采用串并結(jié)構(gòu)，該設(shè)計(jì)中的串聯(lián)和并聯(lián)分支中集成了多個(gè)晶體管以提高線性度1。晶體管截止時(shí)的電容限制了關(guān)斷狀態(tài)下器件在高頻率處的固有隔離度，在28GHz時(shí)開(kāi)關(guān)晶體管的隔離度僅為幾dB2。減小晶體管尺寸可以改善固有隔離度，但會(huì)增加導(dǎo)通狀態(tài)下的插入損耗并降低其線性度，因此不是一種可行的選擇。這里采取的方法是采用片上電感補(bǔ)償來(lái)改善關(guān)斷狀態(tài)隔離度。經(jīng)過(guò)細(xì)致設(shè)計(jì)確保導(dǎo)通狀態(tài)下具有較低插入損耗，以實(shí)現(xiàn)發(fā)射通道的高輸出功率和接收通道的低噪聲系數(shù)。開(kāi)關(guān)由一個(gè)比特位控制電壓“Vctrl1”控制，該位設(shè)置為4V時(shí)表示發(fā)射模式、0V時(shí)表示接收模式。“單刀雙擲控制電路”（SPDT控制電路）可實(shí)現(xiàn)單比特控制，該電路本質(zhì)上是一對(duì)二線譯碼器?？刂齐娐泛蚐PDT本身消耗的總電流僅1mA，由“VD_SW”處施加的+4V電源提供。

接收通道的輸入位于通過(guò)SPDT連接到兩級(jí)LNA輸入的“天線”引腳處。接收通道的輸出位于標(biāo)記為“LNA_RFout”的引腳上。與PA一樣，LNA也具有快速開(kāi)關(guān)賦能電路，使得LNA在不工作時(shí)僅消耗低至0.1mA的電流。低噪聲放大器設(shè)計(jì)過(guò)程的關(guān)鍵是找到一種消耗電流低、又具有良好噪聲系數(shù)和足夠線性度的設(shè)計(jì)。

重要的第一步是選擇合適的晶體管尺寸?？墒褂枚鄠€(gè)短叉指來(lái)減小晶體管的柵極電阻并改善噪聲系數(shù)。低噪放的兩級(jí)都采用了串聯(lián)感性反饋，以使最佳噪聲系數(shù)所需的阻抗更接近于共軛匹配和最佳增益所需的阻抗。

低噪聲放大器的第一級(jí)以噪聲系數(shù)為設(shè)計(jì)優(yōu)化目標(biāo)，但仍需產(chǎn)生足夠的增益才能充分降低第二級(jí)噪聲系數(shù)的影響。低噪放第二級(jí)的噪聲系數(shù)并不重要，因此這級(jí)設(shè)計(jì)成比第一級(jí)有更高的增益。設(shè)計(jì)得到的LNA僅需要+4V電源的10mA直流電流。柵極偏置電壓施加在引腳“LNA_Vg”上，而+4V漏極偏置電壓加在“LNA_Vd”上。“LNA_Vsense”引腳則提供對(duì)偏置電流的監(jiān)測(cè)。監(jiān)測(cè)到的偏置電流信息可以用于控制柵極電壓以補(bǔ)償例如溫度等環(huán)境條件的變化。在正確偏置下，此監(jiān)測(cè)引腳的電壓為3.9V。使用增強(qiáng)型晶體管的工藝意味著只需要正電源電壓，從而使MMIC非常便于系統(tǒng)集成。

仔細(xì)的電磁仿真對(duì)確保各個(gè)模塊良好的射頻性能是非常重要的。采用了逐步添加的方法，每次將電路的一部分加入到EM仿真中，而其余部分仍使用工藝設(shè)計(jì)套件（PDK）中的模型進(jìn)行仿真。由于集成電路用于二次注塑工藝所得塑料封裝中，所以在集成電路上方注塑的化合物也需要在電磁仿真中考慮。

3.評(píng)估和測(cè)試

圖3是射頻前端芯片的照片。該射頻前端MMIC芯片尺寸為3.38mm &TImes; 1.99mm。其焊盤/引腳位置與框圖中所示的位置相似，并且它還多集成了多個(gè)接地盤，以使其完全可以進(jìn)行在片射頻測(cè)試（RFOW）。它被設(shè)計(jì)為采用低成本注塑成型5mm &TImes; 5mmQFN封裝。并且考慮到鑄模塑料的影響，需要精心設(shè)計(jì)從芯片到PCB的射頻過(guò)渡界面。設(shè)計(jì)了定制的引線框架用于實(shí)現(xiàn)該過(guò)渡，并且封裝體上的射頻端口都被設(shè)計(jì)為接地-信號(hào)-接地（GSG）界面。

圖3：28GHz 5G通信射頻前端模塊MMIC的芯片照片

完成加工制造之后，對(duì)多塊芯片進(jìn)行了在片射頻測(cè)試，以便在封裝之前確認(rèn)芯片達(dá)成了一次流片即成功的設(shè)計(jì)目標(biāo)。這里沒(méi)有給出在片射頻測(cè)試結(jié)果，給出的所有結(jié)果都是芯片完整封裝后安裝在典型PCB評(píng)估板上后測(cè)量得到的。