英特爾的下一步任務(wù)

除去負(fù)責(zé)芯片蝕刻工藝開發(fā)的人與實(shí)施蝕刻工藝的代工廠，英特爾還將面對的最困難問題是什么?

是英特爾正在運(yùn)營的分散的網(wǎng)絡(luò)業(yè)務(wù)，一個(gè)競爭愈演愈烈的市場。因?yàn)槔吓婆c新貴公司在網(wǎng)絡(luò)接口卡，交換，硅光子學(xué)和其他領(lǐng)域都與英特爾展開激烈競爭。

Hong Hou是英特爾連接部門的新任總經(jīng)理，該部門是數(shù)據(jù)中心部門的子部分之一，在過去的十二個(gè)月中，DCG部門的收入達(dá)到277.1億美元，占公司收入的三分之一以上，在利潤方面更是貢獻(xiàn)了公司的一半以上的整體利潤。

我們不知道這個(gè)數(shù)據(jù)中心集團(tuán)業(yè)務(wù)中究竟有多少種形式的聯(lián)網(wǎng)，但是我們懷疑它在一定程度上反映了整個(gè)行業(yè)，然后偏向于右側(cè)，向計(jì)算轉(zhuǎn)移，遠(yuǎn)離聯(lián)網(wǎng)和存儲。很難猜測網(wǎng)絡(luò)業(yè)務(wù)的總收入是多少，因?yàn)槲覀儧]有足夠的數(shù)據(jù)，而這取決于您如何削減數(shù)據(jù)。Intel的網(wǎng)絡(luò)接口卡業(yè)務(wù)可與Nvidia的Mellanox部門相媲美，而交換機(jī)業(yè)務(wù)如果將Barefoot和Omni-Path包括在內(nèi)，則可能與Mellanox相當(dāng)。硅光子學(xué)尚未帶來很多收入，但用于網(wǎng)絡(luò)電纜的收發(fā)器可能會(huì)帶來很多收入。

沒有簡單的方法可以量化在Xeon iron上運(yùn)行多少軟件定義的網(wǎng)絡(luò)軟件，從技術(shù)上講，這應(yīng)該算作Connectivity Group的收入，或者由其Data Plane Development Kit和其他系統(tǒng)軟件支持多少網(wǎng)絡(luò)，或其(以前是Altera)FPGA的銷售量中有多少用于網(wǎng)絡(luò)用例。但是英特爾正在嘗試基于各種SDK，操作系統(tǒng)和抽象層以及運(yùn)行在其各種網(wǎng)絡(luò)硬件上的控制平面來構(gòu)建網(wǎng)絡(luò)軟件堆棧。

可以這么說，盡管面臨挑戰(zhàn)，且英特爾并不是互連網(wǎng)的領(lǐng)導(dǎo)者，但它還是互連領(lǐng)域的一個(gè)重要參與者。無論如何，就創(chuàng)新的步伐和創(chuàng)新成本而言，這種優(yōu)勢通常無法很好地為市場服務(wù)。因此，這也不是理想的狀態(tài)。但是，毫無疑問的是，我們必須讓Intel參與網(wǎng)絡(luò)業(yè)務(wù)，并把對數(shù)據(jù)中心的了解帶給我。

Hou擔(dān)任一個(gè)正在經(jīng)歷巨大變化的連通性小組。英特爾在2011年和2012年打造了一個(gè)HPC類型網(wǎng)絡(luò)的軍火庫，當(dāng)中包括QLogic的InfiniBand的業(yè)務(wù)和Cray“Gemini” XT和“Aries” XC互連，其謀求合并成一個(gè)超級互聯(lián)稱為Omni-Path，但它剛剛剝離出來成立了Cornelis Networks，初始團(tuán)隊(duì)包括了一些以前的Intel和QLogic員工。

與許多使用惠普公司的Cray 200 Gb /秒Slingshot HPC和其余使用200 Gb / sec HDR Quantum InfiniBand的公司一樣，英特爾讓Omni-Path進(jìn)入歷史記錄也就不足為奇了。更令人驚訝的是，Cornelis Networks希望采用InfiniBand和Aries互連的思想，并朝著自己的方向發(fā)展。

2019年6月，該公司收購了Barefoot Networks以購買其可編程以太網(wǎng)交換機(jī)ASIC，并獲得了對交換機(jī)的P4編程語言的更多控制權(quán)，從而使其與英特爾內(nèi)部的Omni-Path緊密相連。英特爾對用于超大規(guī)模生產(chǎn)者和云構(gòu)建者的可編程以太網(wǎng)交換和SmartNIC(越來越多地稱為DPU)更感興趣，隨著技術(shù)的飛速發(fā)展，最終將被其他服務(wù)提供商和大型企業(yè)模仿。

無論如何，這就是主他們的想法。

現(xiàn)實(shí)是這樣：公司將大量使用計(jì)算，我們通常指的是CPU，但越來越多的GPU和少量的FPGA已經(jīng)被采用，而不是內(nèi)存或網(wǎng)絡(luò)，因?yàn)樗麄儗η罢吒私?。這是另一個(gè)不能討價(jià)還價(jià)的事實(shí)：數(shù)據(jù)中心網(wǎng)絡(luò)中傳送的數(shù)據(jù)量以每年25%的速度增長。但是預(yù)算不能以這種速度增長，而且由于對原始CPU計(jì)算的偏見投資(與構(gòu)建平衡的系統(tǒng)以更充分地利用可用的計(jì)算能力相反)，網(wǎng)絡(luò)通常不超過分布式成本的10%系統(tǒng)，當(dāng)它的確上升到15%左右時(shí)，就會(huì)有很多哭泣和咬牙切齒的感覺。

面對所有這些壓力，英特爾必須創(chuàng)新并幫助改善網(wǎng)絡(luò)。Hou說，集成將成為這些關(guān)鍵之一。

“對于英特爾，我們希望在一個(gè)靈活的網(wǎng)絡(luò)中提供智能和可編程性，以應(yīng)對新興工作負(fù)載的復(fù)雜性，”Hou告訴The Next Platform?！拔覀兊脑妇笆莾?yōu)化所有這些技術(shù)資產(chǎn)，以便為我們的客戶提供支持的解決方案，我們不僅僅是一袋零件的供應(yīng)商。在未來，以太網(wǎng)將從端點(diǎn)連接發(fā)展而來，而SmartNIC也將扮演重要角色，它們將承擔(dān)一些關(guān)鍵工作負(fù)載并加速某些工作負(fù)載并為網(wǎng)絡(luò)提供更強(qiáng)的性嗯那個(gè)。該SmartNIC將與CPU，GPU，F(xiàn)PGA集成在一起進(jìn)行計(jì)算，并且可能還會(huì)有存儲設(shè)備。我們看到了明顯的趨勢，我們正在共同努力發(fā)展。

稍后，我們將討論基于FPGA的新產(chǎn)品版本。早在3月，我們宣布了將光學(xué)元件與開關(guān)一起封裝，并且收到的好評。下一步將使用光學(xué)I / O技術(shù)提供更多的帶寬密度。die到die的電氣互連可能會(huì)走向極限，并且可能無法提供所需數(shù)據(jù)量的連接性。因此，我們需要光學(xué)I / O來支持?jǐn)?shù)據(jù)流通?！?

在某種程度上，硬件是最簡單的部分。盡管互連行業(yè)近年來有所發(fā)展?；氐绞昵?，當(dāng)時(shí)出現(xiàn)了一些信號障礙，導(dǎo)致創(chuàng)新速度顯著下降，而現(xiàn)在，我們可以預(yù)期每18至24個(gè)月就會(huì)出現(xiàn)交換ASIC和匹配的網(wǎng)絡(luò)接口ASIC的節(jié)奏。Hong說，但是，數(shù)據(jù)中心內(nèi)部的網(wǎng)絡(luò)運(yùn)營商希望創(chuàng)新的速度更快，并且他們希望在軟件和硬件方面進(jìn)行創(chuàng)新，因?yàn)樗麄円呀?jīng)能夠在數(shù)據(jù)中心堆棧的計(jì)算部分中進(jìn)行數(shù)十年了。因此，可編程性(以及P4)與您可以將多少個(gè)晶體管塞入開關(guān)或網(wǎng)絡(luò)接口ASIC以及對其進(jìn)行處理一樣重要。

當(dāng)談到“ Tofino”系列的Barefoot 開關(guān)ASIC時(shí)，Hou表示，客戶希望Intel能保持兩年更新芯片的節(jié)奏。6.4 Tb / sec 的Tofino 1芯片于2016年6月Barefoot退出隱形市場時(shí)開始送樣，隨著2018年即將結(jié)束，他們推出了12.8 Tb / sec 的Tofino 2芯片，該設(shè)計(jì)采用小芯片設(shè)計(jì)打破了數(shù)據(jù)包中的SerDes處理引擎，并使用25 Gb /秒的本機(jī)信令和PAM-4編碼來使每通道有效50 Gb /秒。最終的交換機(jī)可以以400 Gb /秒的速度驅(qū)動(dòng)32個(gè)端口，或者降低速度并按比例增加端口數(shù)。

兩年的節(jié)奏可能會(huì)有所延遲，這是由于英特爾的收購以及尚未做出的決定，即以25.6 Tb / sec的Tofino 3代(即32個(gè)端口)與Tofino ASIC進(jìn)行光學(xué)封裝的共同決定。速度為800 Gb /秒)或51.2 Tb /秒的Tofino 4代(32個(gè)端口，驚人的1.6 Tb /秒)。要達(dá)到這些速度，將需要112 Gb /秒的本地原始信號傳輸，再加上更密集的PAM編碼或更多的端口通道，我們將很快看到結(jié)果，Hou也很有信心。他表示，英特爾可以在將來的某個(gè)時(shí)候?qū)?02.4 Tb / sec的Tofino 5投入生產(chǎn)。如果執(zhí)行兩年鞥新的節(jié)奏，則Tofino 2現(xiàn)在將在2021年開始提供樣品，Tofino 3將在2022年開始提供2023年產(chǎn)品，Tofino 4將在2024年開始提供2025年產(chǎn)品，Tofino 5將在2025年提供產(chǎn)品。2026年有2027年的產(chǎn)品?；镉?jì)們，請發(fā)揮您的思維能力。

同時(shí)，除了新聞稿外，Hou在我們聊天時(shí)都沒有提到，“他們是否將開源Tofino架構(gòu)，以確保可編程分組處理器與CPU一樣開放?！?

首先，開源是什么?交換機(jī)ASIC中的指令集的實(shí)際芯片設(shè)計(jì)是什么?其次，“像CPU一樣開放?” 英特爾的處理器都不是開放源代碼，也不是AMD的處理器，基于Arm的技術(shù)只是可授權(quán)和可適應(yīng)的。IBM也基于其用于網(wǎng)絡(luò)處理器和BlueGene / Q超級計(jì)算機(jī)的PowerPC-A2架構(gòu)開源了Power ISA和兩個(gè)Power內(nèi)核A2I和A2O。Sun Microsystems很早以前就開源了“ Niagara” T1多線程CPU。我們將嘗試弄清楚英特爾在說什么。

所有這些都以一種繞行的方式將我們帶到SmartNIC或DPU，無論您想稱呼它們?nèi)绾巍Ｗ屛覀兿戎v一下哲學(xué)。如果您實(shí)際上是在蝕刻一種新型的芯片，而該芯片實(shí)際上以與交換機(jī)或路由器ASIC或CPU或GPU不同的方式進(jìn)行數(shù)據(jù)處理和處理，則DPU才是一個(gè)好名詞。(FPGA可以假裝為任何東西，因此您不能真正排除或包含該設(shè)備。)

Fungible似乎正在創(chuàng)建一個(gè)真正的DPU，而Pensando似乎在做同樣的事情。英特爾和Nvidia等公司正在創(chuàng)建將各種要素結(jié)合在一起的SmartNIC。對于Nvidia，它將Arm CPU與ConnectX網(wǎng)絡(luò)接口芯片和Ampere GPU相結(jié)合。對于Intel而言，Hou向我們提供了預(yù)覽版的最新SmartNIC，將CPU和FPGA結(jié)合在一起，并且在一種情況下，除非是拼寫錯(cuò)誤，否則可以將Tofino交換ASIC以及Intel 800系列網(wǎng)絡(luò)接口芯片集成到復(fù)合計(jì)算中。復(fù)雜的人可以在最廣泛的意義上稱呼DPU。這是我們認(rèn)為行業(yè)會(huì)做的，因?yàn)镈PU聽起來比SmartNIC更智能，更酷，更有價(jià)值。

這些新的FPGA通常針對云和通信服務(wù)提供商，我們在The Next Platform中將其分為三個(gè)部分：hyperscalers，云構(gòu)建者以及其他電信和服務(wù)提供商，它們雖然規(guī)模不大，但是也不像制造，分銷等傳統(tǒng)企業(yè)。

有趣的是，新的Intel SmartNIC實(shí)際上不是由Intel制造的，而是由Inventec和Silicom制造的，前者對于hyperscalers和云構(gòu)建者來說是日益重要的ODM，而后者則是過去二十年來的網(wǎng)絡(luò)接口供應(yīng)商。這些器件與純FPGA加速卡(稱為可編程加速卡)一起在節(jié)奏上，我們在2017年10月首次在Arria 10 FPGA上首次亮相以及2018年9月用Stratix 10 FPGA對其進(jìn)行更新時(shí)就談到了這些器件。這是英特爾認(rèn)為的FPGA加速連續(xù)體：

用于云的SmartNIC C5020X類似于為Facebook制造的產(chǎn)品，每當(dāng)您看到Xeon D時(shí)，都應(yīng)該考慮Facebook，因?yàn)樵撔酒旧鲜菫樯缃痪W(wǎng)絡(luò)設(shè)計(jì)并保持有效的，因此應(yīng)將其稱為Xeon F真的。話雖如此，微軟也對這種特別的SmartNIC表示了祝福，因此也許他們倆都將使用它。

塊供其使用，并具有兩個(gè)50 Gb /秒的以太網(wǎng)端口，并且FPGA和服務(wù)器通過PCI-Express 3.0的8條通道相互鏈接，這主要是因?yàn)閄eon D不支持PCI-Express 4.0。

Xeon D僅具有一個(gè)內(nèi)存通道，而英業(yè)達(dá)則將16 GB存入其中。Xeon D的主板上焊接有一個(gè)32 GB的SSD閃存塊。最后，整個(gè)復(fù)合系統(tǒng)使用8通道的PCI-Express 4.0鏈接到服務(wù)器，當(dāng)前Intel處理器不支持，但I(xiàn)ce Lake可以支持即將在短期內(nèi)交付，并于明年年初全面推出。

具有諷刺意味的是，該卡現(xiàn)在可以插入使用IBM的“ Nimbus” Power9或AMD的“ Rome Epyc 7002處理器”的計(jì)算機(jī)中。

有人指出，Silicom SmartNIC N5010上面裝有Tofino的Switch ASIC，它在頂部的概覽圖中顯示，但在我們看到的示意圖中肯定沒有。但是，如果人們放棄Open vSwitch軟交換機(jī)，而在將來的SmartNIC或DPU中放棄實(shí)際的ASIC的實(shí)際小型實(shí)現(xiàn)，從而擺脫軟件的緩慢速度，確實(shí)會(huì)非常有趣。只要baby Switch是可編程的，意味著可以在硬件上放置新協(xié)議-這是硬件和軟件之間的良好區(qū)分，并且與FPGA相比，它更傾向于軟件。

框圖顯示，這兩個(gè)由Intel ASIC驅(qū)動(dòng)的以太網(wǎng)E810 NIC端口是可選的，每個(gè)端口以100 Gb / sec的速度運(yùn)行，并且與Stratix 10 FPGA的PCI-Express 4.0通道無關(guān)。FPGA還驅(qū)動(dòng)四個(gè)自己的100 Gb / sec端口，顯然所有這些端口都將是相當(dāng)大的I / O負(fù)載。該卡使用具有16條通道的雙倍寬度但僅一個(gè)插槽的PCI-Express 4.0插槽連接回主機(jī)系統(tǒng)。

還有另一個(gè)PCI-Express 4.0 x16連接器，也許在這里連接了一個(gè)Switch ASIC，但這似乎不太可能。FPGA具有一個(gè)x16端口，可連接到144 MB的QDR SRAM存儲器，32 GB的DDR4存儲器和8 GB的HBM2堆疊存儲器。那是很多內(nèi)存，不包括FPGA模塊固有的內(nèi)存。

沒有關(guān)于這兩個(gè)SmartNIC的價(jià)格或總體可用性的消息。