如何避免運(yùn)放負(fù)反饋產(chǎn)生的自激振蕩？

時(shí)間：2020-11-02 10:40:43

關(guān)鍵字： PCB 電路板

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]對(duì)任何一個(gè)選定的運(yùn)放，在它能夠?qū)崿F(xiàn)的最小增益的基礎(chǔ)上，適當(dāng)提高閉環(huán)增益，可以有效提高系統(tǒng)穩(wěn)定性。增益電阻盡量選擇小的，以降低CIN-的作用。

1、選擇合適的增益，選擇合適的增益電阻

對(duì)任何一個(gè)選定的運(yùn)放，在它能夠?qū)崿F(xiàn)的最小增益的基礎(chǔ)上，適當(dāng)提高閉環(huán)增益，可以有效提高系統(tǒng)穩(wěn)定性。增益電阻盡量選擇小的，以降低CIN-的作用。

2、設(shè)計(jì)PCB圖時(shí)，盡量減小雜散電容，特別是C IN-

電路板設(shè)計(jì)時(shí)一般都會(huì)需要進(jìn)行覆銅操作，覆銅操作的本質(zhì)目的是增大地線面積，進(jìn)而減小地線電阻和電感。但是覆銅操作也會(huì)帶來(lái)兩個(gè)問(wèn)題：第一，它與同層信號(hào)線之間就形成了很長(zhǎng)很長(zhǎng)很長(zhǎng)的近距離間隙，也就是很大的電容，如下圖 1 中的 C 1 。第二，它與其他層的信號(hào)線形成了層間電容，如圖 1 的C 2 ，這些雜散電容，都會(huì)引起系統(tǒng)不穩(wěn)定。

圖 1

因此，在電路設(shè)計(jì)時(shí)，注意以下幾點(diǎn)：

運(yùn)放負(fù)輸入端及其連接線的下方，絕對(duì)不要覆銅，或者覆銅后實(shí)施挖空操作。圖 2 給出了一個(gè)PCB布線挖空覆銅的實(shí)例；
運(yùn)放負(fù)輸入端、輸出端及其連接線的同層周邊，一定要與覆銅保持足夠大的間距。間距大了，覆銅就會(huì)減?。?/span>
環(huán)路中的電阻，盡量不要使用電位器。

圖 2

3、盡量不要驅(qū)動(dòng)大電容負(fù)載，必須驅(qū)動(dòng)大電容負(fù)載的，使用裕度大的運(yùn)放?；蛘叽?lián)隔直電阻。

圖 3

有些電路并沒(méi)有使用大電容負(fù)載，PCB 布線也符合規(guī)則。但在使用示波器觀察輸出波形的時(shí)候卻發(fā)生了振蕩。此時(shí)需要注意的是，示波器使用的電纜線，是存在輸入電容的，這些輸入電容可能導(dǎo)致運(yùn)放振蕩。解決的方法也很簡(jiǎn)單，將輸出點(diǎn)串聯(lián)一個(gè)隔直電阻R ISO，比如50Ω，再連到示波器的電纜線上即可。這樣間接說(shuō)明第 3 點(diǎn)的解決思路，當(dāng)運(yùn)放輸出接大電容負(fù)載時(shí)，可以在運(yùn)放輸出端和大電容之間串一個(gè)隔直電阻。如圖 3 所示。

注：C IN-? ? ? 運(yùn)放負(fù)端的雜散電容

? ? ? ?RISO? ?隔直小電阻

部分內(nèi)容參考：Analog Circuit III, 作者： Professor Yang

免責(zé)聲明：本文內(nèi)容由21ic獲得授權(quán)后發(fā)布，版權(quán)歸原作者所有，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。文章僅代表作者個(gè)人觀點(diǎn)，不代表本平臺(tái)立場(chǎng)，如有問(wèn)題，請(qǐng)聯(lián)系我們，謝謝！