基于FPGA數(shù)字門(mén)電路的實(shí)現(xiàn)

來(lái)源 |?硬禾學(xué)堂

二次編排?| strongerHuang

在數(shù)字電路中，門(mén)電路是最基本的構(gòu)成單位，可以說(shuō)，任何復(fù)雜的數(shù)字電路系統(tǒng)都可以通過(guò)我們耳熟能詳?shù)呐c門(mén)，非門(mén)，或門(mén)，與非門(mén)，異或門(mén)等等組合實(shí)現(xiàn)。

對(duì)于各種門(mén)電路的邏輯特征，想必大家都掌握得爐火純青，腦海里可以毫無(wú)壓力地隨時(shí)浮現(xiàn)著各種0和1的組合。

圖1 與非門(mén)電路

表1 與非門(mén)真值表

• 熱愛(ài)模電的朋友們可以通過(guò)MOS管+面包板+電源+跳線以及若干小時(shí)的反復(fù)調(diào)試。
• 土豪朋友們對(duì)此不屑一顧，直接拍幾千塊買(mǎi)一臺(tái)數(shù)字電路實(shí)驗(yàn)儀。

圖2 與非門(mén)邏輯芯片

圖3 組合門(mén)電路

以下是某位同學(xué)獨(dú)特的實(shí)現(xiàn)方式：

圖4

module custblock ( input?wire?A, //定義輸入A input?wire?B, //定義輸入B input?wire?C, //定義輸入C input?wire?D, //定義輸入D output?wire?Y1, //定義輸出Y1  output?wire?Y2 //定義輸出Y2 );  wire??s1,s2,s3; //定義中間變量  nand?(s1,A,B); //(輸出，輸入，輸入）  or (s2,C,D); //?調(diào)用基本門(mén)電路  xnor?(Y1,s1,C);  and (s3,C,s2);  xor?(Y2,C,s3); endmodule

將上述代碼導(dǎo)入FPGA之后，就等于在FPGA上構(gòu)建出了一個(gè)模塊，輸入端分別是A,B,C,D，輸出端分別是Y2,Y1，且內(nèi)部結(jié)構(gòu)和圖3中所示的功能完全一樣。

圖5

圖6 小腳丫FPGA核心板

從示意圖中可以看出，小腳丫FPGA帶有多個(gè)板載外設(shè)，如開(kāi)關(guān)，LED和數(shù)碼管等，可以對(duì)絕大部分?jǐn)?shù)字電路進(jìn)行生動(dòng)的實(shí)驗(yàn)操作。小腳丫配有USB下載器，可以通過(guò)一根USB線實(shí)現(xiàn)供電和程序下載。板上的36個(gè)多功能I/O接口可以進(jìn)行項(xiàng)目擴(kuò)展，且封裝采用DIP40尺寸，因此可以與面包板完美結(jié)合。

以下是通過(guò)我們小腳丫FPGA對(duì)該電路進(jìn)行的實(shí)驗(yàn)。我們采用板載的4個(gè)撥碼開(kāi)關(guān)和2個(gè)LED（低電平亮）分別作為模塊的4路輸入和2路輸出，并且通過(guò)調(diào)節(jié)輸入來(lái)觀察輸出結(jié)果。上下兩圖分別所對(duì)應(yīng)的輸入分別為：0001和0101，我們也觀察到了在兩種情況下的LED狀態(tài)。

圖7 實(shí)驗(yàn)結(jié)果