抗干擾設計的基本任務是系統(tǒng)或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發(fā)送過大的噪聲干擾，以免影響其他系統(tǒng)或裝置正常工作。
因此，提高系統(tǒng)的抗干擾能力也是該系統(tǒng)設計的一個重要環(huán)節(jié)。
今天EDA365電子論壇給大家匯總了一些電路抗干擾設計原則，希望能在知識層面給到大家一些幫助。
1
電源線的設計
1） 選擇合適的電源；
2） 盡量加寬電源線；
3） 保證電源線、底線走向和數據傳輸方向一致；
4） 使用抗干擾元器件；
5） 電源入口添加去耦電容（10——100uf）。
2
地線的設計
1） 模擬地和數字地分開；
2） 盡量采用單點接地；
3） 盡量加寬地線；
4） 將敏感電路連接到穩(wěn)定的接地參考源；
5） 對pcb板進行分區(qū)設計，把高帶寬的噪聲電路與低頻電路分開；
6） 盡量減少接地環(huán)路（所有器件接地后回電源地形成的通路叫“地線環(huán)路”）的面積。
3
元器件的配置
1） 不要有過長的平行信號線；
2） 保證pcb的時鐘發(fā)生器、晶振和cpu的時鐘輸入端盡量靠近，同時遠離其他低頻器件；
3） 元器件應圍繞器件進行配置，盡量減少引線長度；
4） 對pcb板進行分區(qū)布局；
5） 考慮pcb板在機箱中的位置和方向；
6） 縮短高頻元器件之間的引線。
4
去耦電容的配置
1） 每10個集成電路要增加一片充放電電容（10uf）；
2） 引線式電容用于低頻，貼片式電容用于高頻；
3） 每個集成芯片要布置一個0.1uf的陶瓷電容；
4） 對抗噪聲能力弱，關斷時電源變化大的器件要加高頻去耦電容；
5） 電容之間不要共用過孔；
6） 去耦電容引線不能太長。
5
降低噪聲和電磁干擾原則
1） 盡量采用45°折線而不是90°折線（盡量減少高頻信號對外的發(fā)射與耦合）；
2） 用串聯電阻的方法來降低電路信號邊沿的跳變速率；
3） 石英晶振外殼要接地；
4） 閑置不用的們電路不要懸空；
5） 時鐘垂直于IO線時干擾??；
6） 盡量讓時鐘周圍電動勢趨于零；
7） IO驅動電路盡量靠近pcb的邊緣；
8） 任何信號不要形成回路；
9） 對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略；
10） 通常功率線、交流線盡量在和信號線不同的板子上。
6
其他設計原則
1）CMOS的未使用引腳要通過電阻接地或電源；
2）用RC電路來吸收繼電器等原件的放電電流；
3）總線上加10k左右上拉電阻有助于抗干擾；
4）采用全譯碼有更好的抗干擾性；
5）元器件不用引腳通過10k電阻接電源；
6）總線盡量短，盡量保持一樣長度；
7）兩層之間的布線盡量垂直；
8）發(fā)熱元器件避開敏感元件；
9）正面橫向走線，反面縱向走線，只要空間允許，走線越粗越好（僅限地線和電源線）；
10）要有良好的地層線，應當盡量從正面走線，反面用作地層線；
11）保持足夠的距離，如濾波器的輸入輸出、光耦的輸入輸出、交流電源線和弱信號線等；
12）長線加低通濾波器。走線盡量短截，不得已走的長線應當在合理的位置插入C、RC、或LC低通濾波器；
13）除了地線，能用細線的不要用粗線。
7
布線寬度和電流
1）一般寬度不宜小于0.2.mm（8mil）；
2）在高密度高精度的pcb上，間距和線寬一般0.3mm（12mil）；
3）當銅箔的厚度在50um左右時，導線寬度1——1.5mm（60mil） = 2A；
4）公共地一般80mil,對于有微處理器的應用更要注意。
8
電源線
電源線盡量短，走直線，走樹形，不要走環(huán)形。
9
布局
首先，EDA365電子論壇提醒大家要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。
在確定PCB尺寸后，再確定特殊元件的位置。根據電路的功能單元，對電路的全部元器件進行布局。
在確定特殊元件的位置時要遵守以下原則：
a. 盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。
b. 某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。
c. 重量超過15g的元器件、應當用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發(fā)熱元件。
d. 對于電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節(jié)，應放在印制板上方便于調節(jié)的地方；若是機外調節(jié)，其位置要與調節(jié)旋鈕在機箱面板上的位置相適應。
e.應留出印制扳定位孔及固定支架所占用的位置。
根據電路的功能單元對電路的全部元器件進行布局時，要符合以下原則：
a. 按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。
b. 以每個功能電路的元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上。盡量減少和縮短各元器件之間的引線和連接。
c. 在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列。這樣，不但美觀。而且裝焊容易。易于批量生產。
d. 位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的形狀為矩形。長寬比為3：2成4：3。電路板面尺寸大于200x150mm時。應考慮電路板所受的機械強度。
10
布線
布線的原則如下：
a. 輸入輸出端用的導線應盡量避免相鄰平行。加線間地線，以免發(fā)生反饋藕合。
b. 印制攝導線的寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm、寬度為 1 —— 15mm 時。通過 2A的電流，溫度不會高于3℃，因此。導線寬度為1.5mm可滿足要求。
對于集成電路，尤其是數字電路，通常選0.02——0.3mm導線寬度。當然，只要允許，還是盡可能用寬線。
尤其是電源線和地線。導線的間距主要由壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數字電路，只要工藝允許，可使間距小至5——8mm。
c.印制導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔。
否則，長時間受熱時，易發(fā)生銅箔膨脹和脫落現象。必須用大面積銅箔時，用柵格狀。這樣有利于排除銅箔與基板間粘合劑受熱產生的揮發(fā)性氣體。
11
焊盤
焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小于（d+1.2）mm，其中d為引線孔徑。對高密度的數字電路，焊盤直徑可取（d+1.0）mm。
12
PCB及電路抗干擾措施
印制電路板的抗干擾設計與具體電路有著密切的關系，這里僅就PCB抗干擾設計的幾項常用措施做一些說明。
13
電源線設計
根據印制線路板電流的大小，盡量加租電源線寬度，減少環(huán)路電阻。
同時、使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。
14
電源線的設計
地線設計的原則是：
a. 數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開。
低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地。高頻電路宜采用多點串聯接地，地線應短而租，高頻元件周圍盡量用柵格狀大面積地箔。
b. 接地線應盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。
因此應將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2——3mm以上。
c. 接地線構成閉環(huán)路。只由數字電路組成的印制板，其接地電路布成團環(huán)路大多能提高抗噪聲能力。
15
退藕電容配置
PCB設計的常規(guī)做法之一是在印制板的各個關鍵部位配置適當的退藕電容。
退藕電容的一般配置原則是：
a. 電源輸入端跨接10——100uf的電解電容器。如有可能，接100uF以上的更好。
b. 原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4——8個芯片布置一個1 —— 10pF的但電容。
c. 對于抗噪能力弱、關斷時電源變化大的器件，如 RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退藕電容。
d.電容引線不能太長，尤其是高頻旁路電容不能有引線。
—— The End ——
免責聲明：本文內容由21ic獲得授權后發(fā)布，版權歸原作者所有，本平臺僅提供信息存儲服務。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯系我們，謝謝！
下載文檔
