SiP（System in Package）系統(tǒng)級(jí)封裝技術(shù)

SiP（System in Package）系統(tǒng)級(jí)封裝技術(shù)正成為當(dāng)前電子技術(shù)發(fā)展的熱點(diǎn)，受到了來自多方面的關(guān)注，這些關(guān)注既來源于傳統(tǒng)封裝Package設(shè)計(jì)者，也來源于傳統(tǒng)的MCM設(shè)計(jì)者，更多來源于傳統(tǒng)的PCB設(shè)計(jì)者，甚至SoC的設(shè)計(jì)者也開始關(guān)注SiP。

和Package比較而言，SiP是系統(tǒng)級(jí)的多芯片封裝，能夠完成獨(dú)立的系統(tǒng)功能。和MCM比較而言，SiP是3D立體化的多芯片封裝，其3D主要體現(xiàn)在芯片堆疊和基板腔體上，同時(shí)，SiP的規(guī)模和所能完成的功能也比MCM有較大提升。

和PCB比較而言，SiP技術(shù)的優(yōu)勢主要體現(xiàn)在小型化、低功耗、高性能方面。實(shí)現(xiàn)和PCB同樣的功能，SiP只需要PCB面積的10-20%左右，功耗的40%左右，性能也會(huì)有比較大的提升。

和SoC比較而言，SiP技術(shù)的優(yōu)勢主要體現(xiàn)在周期短、成本低、易成功方面。實(shí)現(xiàn)同樣的功能，SiP只需要SoC研發(fā)時(shí)間的10-20%，成本的10-15%左右，并且更容易取得成功。因此，SiP被很多行業(yè)用戶作為SOC建設(shè)的低成本、短期替代方案，SOC項(xiàng)目開始時(shí)以SiP作為先行者，迅速且低成本地做出SiP產(chǎn)品，當(dāng)SiP在項(xiàng)目上取得一定的階段性成果之后，收到多方認(rèn)可和支持，再將重心轉(zhuǎn)到SOC研發(fā)上。

對于航天應(yīng)用中的抗輻照設(shè)計(jì)，國內(nèi)外已經(jīng)開始考慮在SiP封裝外殼材料上進(jìn)行抗輻照加固處理，這樣比在板級(jí)加固效果要更好，而且重量更輕，更利于航天應(yīng)用。

SiP和PCB相比，由于面積更小，互聯(lián)線更短，所以其高頻特性更好。同時(shí)，由于互聯(lián)線短，消耗在傳輸線的能量更少，從而也在一定程度上節(jié)省了功耗，實(shí)現(xiàn)了降低功耗的作用，在高速電路設(shè)計(jì)中這種效果尤其明顯。

SiP是IC產(chǎn)業(yè)鏈中知識(shí)、技術(shù)和方法相互交融滲透及綜合應(yīng)用的結(jié)晶，它最大限度地靈活應(yīng)用各種不同芯片資源和封裝互連優(yōu)勢。

SiP系統(tǒng)級(jí)封裝技術(shù)能最大程度上優(yōu)化系統(tǒng)性能，避免重復(fù)封裝,縮短開發(fā)周期、降低成本并提高集成度,掌握這項(xiàng)新技術(shù)是進(jìn)入主流封裝領(lǐng)域之關(guān)鍵。

在國際上，SiP技術(shù)被廣泛應(yīng)用于航空航天、軍工、無線通信、傳感器、計(jì)算機(jī)和網(wǎng)絡(luò)等方面。

目前全世界封裝產(chǎn)值只占IC總產(chǎn)值的10%左右，當(dāng)SiP技術(shù)被封裝企業(yè)掌握后，產(chǎn)業(yè)格局就要開始調(diào)整,封裝行業(yè)將會(huì)出現(xiàn)一個(gè)跳躍式的發(fā)展，這是中國發(fā)展具有IP核的大好時(shí)機(jī)。毋須置疑，SiP技術(shù)不僅面臨著更大的機(jī)遇和挑戰(zhàn)，而且也孕育著更為廣闊的發(fā)展空間。

SiP技術(shù)是近些年來國內(nèi)外研究的重點(diǎn)，是電子系統(tǒng)小型化的重要手段，SiP可以通過傳統(tǒng)的微組裝技術(shù)來實(shí)現(xiàn)3D系統(tǒng)級(jí)封裝，表現(xiàn)為芯片堆疊、封裝堆疊及基板堆疊等方式來實(shí)現(xiàn)，另一種方式是通過硅通孔技術(shù)（TSV）實(shí)現(xiàn)系統(tǒng)級(jí)封裝。

在國內(nèi)，越來越多的電子設(shè)計(jì)工程師開始關(guān)注和學(xué)習(xí)SiP的技術(shù)，但由于目前關(guān)于SiP設(shè)計(jì)和仿真方面的綜合書籍很缺乏，設(shè)計(jì)者往往無從下手，這在一定程度上也阻礙了SiP技術(shù)在國內(nèi)的快速發(fā)展。

Mentor Expedition(Xpedition)是一款專業(yè)的SiP設(shè)計(jì)工具，包括原理圖設(shè)計(jì)、版圖布線設(shè)計(jì)、電學(xué)分析及熱分析等模塊，可以實(shí)現(xiàn)芯片堆疊、基板堆疊、復(fù)雜腔體結(jié)構(gòu)設(shè)計(jì)，是一款真正意義上的3D設(shè)計(jì)工具。

《SiP系統(tǒng)級(jí)封裝設(shè)計(jì)與仿真》一書重點(diǎn)基于Mentor EE Flow設(shè)計(jì)平臺(tái)，介紹了SiP設(shè)計(jì)與仿真的全流程。特別對鍵合線（Wire Bonding）、芯片堆疊（Die Stacks）、腔體（Cavity）、倒裝焊（Flip Chip）及重分布層（RDL）、埋入式無源元件（Embedded Passive Component）、參數(shù)化射頻電路（RF）、多版圖項(xiàng)目管理、多人實(shí)時(shí)協(xié)同設(shè)計(jì)（Xtreme）、3D實(shí)時(shí)DRC等最新的SiP設(shè)計(jì)技術(shù)及方法做了詳細(xì)的闡述。在本書的最后一章介紹了SiP仿真技術(shù)，并通過實(shí)例闡述了SiP的仿真方法。

該書適合SiP設(shè)計(jì)用戶、封裝及MCM設(shè)計(jì)用戶，PCB設(shè)計(jì)的高級(jí)用戶，所有對SiP技術(shù)感興趣的設(shè)計(jì)者和課題領(lǐng)導(dǎo)者，以及尋求系統(tǒng)小型化、低功耗、高性能解決方案的科研工作者。