邏輯電路圖寫出表達式

第一個圖的邏輯表達式為：A⊙B，第二個圖的邏輯表達式為：A⊕B。

過程：

第一個邏輯電路圖：F=(A非+B非)(A+B)非

=(A非A+A非B+B非A+B非B)非

=(A非B+B非A)非

=A⊕B非

=A⊙B

第二個邏輯電路圖：F=[((AB非)非)((A非B)非)]非

=AB非+A非B=A⊕B。

常用的門電路：

非門，利用內(nèi)部結(jié)構(gòu)，使輸入的電平變成相反的電平，高電平(1)變低電平(0)，低電平(0)變高電平(1)。

與門，利用內(nèi)部結(jié)構(gòu)，使輸入兩個高電平(1)，輸出高電平(1)，不滿足有兩個高電平(1)則輸出低電平(0)。

或門，利用內(nèi)部結(jié)構(gòu)，使輸入至少一個輸入高電平(1)，輸出高電平(1)，不滿足有兩個低電(0)輸出高電平(1)。

與非門，利用內(nèi)部結(jié)構(gòu)，使輸入至多一個輸入高電平(1)，輸出高電平(1)，不滿足有兩個高電平(1)輸出高電平(1)。

或非門，利用內(nèi)部結(jié)構(gòu)，使輸入兩個輸入低電平(0)，輸出高電平(1)，不滿足有至少一個高電平(1)輸出高電平(1)。

異或門，當輸入端同時處于低電平(0)或高電平(1)時，輸出端輸出低電平(0)，當輸入端一個為高電平(1)，另一個為低電平時(0)，輸出端輸出高電平(1)。

同或門，當輸入端同時輸入低電平(0)或高電平(1)時，輸出端輸出高電平(1)，當輸入端一個為高電平(1)，另一個為低電平時(0)，輸出端輸出低電平(0)。