嵌入式工程師的四大挑戰(zhàn)

如果做過開發(fā)的人就知道，現(xiàn)在整個(gè)嵌入系統(tǒng)的話在整個(gè)一個(gè)小系統(tǒng)里面需要有一個(gè)單獨(dú)的CPU，現(xiàn)在可能還涉及到一些I/O擴(kuò)展，還需要一些FPGA，甚至還有一些其他的分立器件。所以說這樣的一些分立器件對(duì)我們的一個(gè)設(shè)計(jì)者來講，不管是你的PC面積還是你的功耗都有一個(gè)很大的挑戰(zhàn)，SoC就是一個(gè)趨勢(shì)!什么叫做SOC?System on chip,every thing is on FFPGA!

通過在網(wǎng)上做過的一系列的問卷調(diào)查可知：實(shí)際上對(duì)軟件開發(fā)人員，或者嵌入式工程師來講的話，他所面臨的挑戰(zhàn)主要就是以下幾種：

第一大挑戰(zhàn)：

就是我怎么樣去提高我的系統(tǒng)性能。因?yàn)橐郧胺至⑵骷脑挘钠款i除了在于CPU的處理性能，還在于器件與器件之間的一個(gè)接口的性能。比如說我怎樣把我處理的數(shù)據(jù)，無損的或者無丟失的傳到FPGA這一側(cè)。通過FPGA和外設(shè)傳到對(duì)端系統(tǒng)上面去，這也是屬于系統(tǒng)性的一個(gè)考慮，就是說CPU的性能和接口性能。

第二大挑戰(zhàn)：

分立器件在整個(gè)單板上面它的器件量是很大的，在功耗上面也是一個(gè)很大的挑戰(zhàn)，現(xiàn)在大家都在說節(jié)能，針對(duì)以前傳統(tǒng)的FPGA，Altera Cyclone V是28納米，比以前它40納米的器件本身在功耗上就已經(jīng)降低了40%

(總功耗降低40%，基于ARM的SoC FPGA使用指南）。同時(shí)Cyclone V里面是一個(gè)雙核的ARM9，它在運(yùn)行800兆的時(shí)候功耗是低于2瓦。

第三種挑戰(zhàn)：

減小電路板面積已不是一個(gè)新的話題了。當(dāng)你做了一個(gè)系統(tǒng)提升以后，你本身的電路板的面積是可以減小的。

第四種挑戰(zhàn)：

所以說對(duì)嵌入式設(shè)計(jì)工程師或者說一個(gè)項(xiàng)目經(jīng)理的話，提高系統(tǒng)性能、降低系統(tǒng)功耗、減小電路板面積、降低系統(tǒng)成本他們所面臨的四大需求或挑戰(zhàn)!就是整個(gè)以上的一個(gè)特性就可以保證你整個(gè)系統(tǒng)的成本的一個(gè)降低。