設(shè)計(jì)高性能、低成本的筆記本電腦處理器電源

筆記本電腦的新型處理器對(duì)電源提出了更高的要求：電流應(yīng)該更大、對(duì)負(fù)載階躍響應(yīng)速度更快、輸出電壓在電壓識(shí)別(VID)碼刷新后應(yīng)能做出更迅速的調(diào)整。如果現(xiàn)有的電源設(shè)計(jì)可以滿足最新的負(fù)載階躍響應(yīng)用規(guī)范要求、可保證低紋波，且在所有工作模式下(特別是待機(jī)模式)都能實(shí)現(xiàn)高效率，那么把該設(shè)計(jì)復(fù)用到一個(gè)新系統(tǒng)則是一個(gè)優(yōu)先的選擇。不幸的是，較老的控制器無(wú)法直接通過現(xiàn)有的輸出電感來提供快速的負(fù)載階躍響應(yīng)，因此它們需要額外的大電容讓瞬態(tài)過程變得平滑。不過，新的電源設(shè)計(jì)的可用空間與較老式設(shè)計(jì)所能利用的空間是相同的，因此無(wú)法放置額外的電容。本文將討論一種可行的替代方案。

解決新問題的新型控制器

對(duì)大多數(shù)筆記本電腦應(yīng)用來說，兩相設(shè)計(jì)可以把電感電流值控制在每相20A或者更低，以便對(duì)負(fù)載階躍進(jìn)行最快響應(yīng)，并保證最低成本。開關(guān)頻率設(shè)定必須足夠高，以便能以所要求的轉(zhuǎn)換速率對(duì)負(fù)載的瞬態(tài)變化做出響應(yīng)。必須保證MOSFET的R_DSON很低，以最大限度地減少高頻開關(guān)損耗，而且控制器的反饋環(huán)路的帶寬必須足夠高，以確保響應(yīng)的快速性。不幸的是，老式的控制器的帶寬有限。提高開關(guān)頻率并無(wú)裨益，因?yàn)楹苷膸捪拗屏谁h(huán)路響應(yīng)。電感不能提供很大的電流階躍，因此需要更多的大電容。這種設(shè)計(jì)的成本和尺寸非常大，而且限制了實(shí)時(shí)輸出電壓的階躍響應(yīng)。

新型多相同步控制器可以解決這些問題。它們穩(wěn)定而高速的反饋回路可以實(shí)現(xiàn)尺寸更小、成本更低的設(shè)計(jì)。有些控制器還支持在較低開關(guān)頻率下單相工作，從而大大提高低電流和間歇電流條件下的效率。

圖1：當(dāng)使用兩相電源，ADP3207A和ADP3419對(duì)負(fù)載階躍的響應(yīng)。

若得到恰當(dāng)?shù)难a(bǔ)償，高帶寬控制器可以應(yīng)對(duì)最大的負(fù)載階躍而不會(huì)產(chǎn)生振蕩?？刂破骺梢酝ㄟ^電感提供更多電流，因此從大電容上取走的電荷量更少。新型的控制器可以快速響應(yīng)電流瞬態(tài)，并同時(shí)導(dǎo)通多個(gè)相，增加可用的負(fù)載電流而無(wú)需增加大電容?？刂破骺梢蕴幚砗艽蟮呢?fù)載階躍，從而讓電感、電容和MOSFET的選擇簡(jiǎn)單易行。

確定電感值

每相數(shù)百kHz的開關(guān)頻率可以保證設(shè)計(jì)在開關(guān)損耗、紋波和輸出濾波器的尺寸等方面取得良好平衡。輸出濾波器中的電感值取決于紋波要求而非輸出電壓。

其中，R₀是負(fù)載電阻，V_ripple是所容許的、由于電感紋波電流所引起的紋波電壓。電感中的紋波電流峰峰值應(yīng)該小于其最大DC電流的一半。8A的紋波電流在負(fù)載為2.5mΩ的情況下所對(duì)應(yīng)的紋波電壓是20mV_pp。對(duì)兩相電源來說，V_vid輸出電壓為1.115V，F(xiàn)_SW＝280kHz，由以上公式可以計(jì)算出L≥423nH。

電感不應(yīng)該在每相峰值電流處出現(xiàn)飽和，應(yīng)該能承受磁芯損耗和平均繞組電流。使用盡可能小的電感可以減少輸出電容器的數(shù)量。電感的直流電阻會(huì)影響許多控制器設(shè)計(jì)中的電流敏感度，因而需要在功率損耗和測(cè)量精度之間取一個(gè)折衷的值。

最大限度減少輸出電容值

開關(guān)穩(wěn)壓器輸出端的陶瓷電容和大電容具有不同的作用。陶瓷電容負(fù)責(zé)處理CPU的高頻瞬態(tài)過程，將它們放置在CPU插座里面，可以實(shí)現(xiàn)最佳的瞬態(tài)抑制，但這限制了所放置的電容數(shù)量。如果需要額外的電容，則必須將它們放置在CPU插座附近。

最壞的瞬態(tài)過程通常是在深休眠狀態(tài)發(fā)生的最大負(fù)載階躍。開關(guān)的導(dǎo)通時(shí)間、最大輸出電流階躍和最大輸出轉(zhuǎn)換速率決定了在CPU電源引腳處的輸出濾波器的設(shè)計(jì)。對(duì)大多數(shù)筆記本應(yīng)用來說，輸出電容至少為300μF，這可以通過32只并聯(lián)的0805 10μF陶瓷電容來獲得。PCB上寄生參數(shù)的變化將導(dǎo)致所需的電容數(shù)量量發(fā)生改變。

簡(jiǎn)單地在低頻輸出濾波端放置一堆大電容，除了成本很高、尺寸很大外并無(wú)什么好處。實(shí)時(shí)的電壓變化設(shè)定了一個(gè)上限值，即電源必須能產(chǎn)生電壓躍升，且在給定的時(shí)間內(nèi)穩(wěn)定到特定的誤差帶內(nèi)。輸出端還要求輸出電容具有最小電容值限制，以便在最大負(fù)載階躍I_o條件下和最大可容忍的過沖范圍內(nèi)，保證具有平滑的負(fù)載電壓。

在最大的可容忍過壓V_osmax條件下，負(fù)載電壓是

這些方程可以確定大電容C_x的極限值，

其中K=-ln (V_ERR / V_V)。

為了滿足上述方程，大電容的等效串聯(lián)電阻(ESR)應(yīng)該小于降壓電阻R_o的兩倍。如果上述方程的求解結(jié)果表明C_xmin大于C_xmax，則可以減小電感值，或者增加更多的相，以滿足V_vid階躍要求。若要求在減小電感的同時(shí)維持相同的輸出紋波，則開關(guān)頻率應(yīng)該提高。

例如，若C_z=320μF，實(shí)時(shí)VID階躍為22μs、220mV階躍(t_v和V_v)，限制過沖電壓為27mV，穩(wěn)態(tài)電壓誤差(V_err)為10mV，則大電容應(yīng)該在1.1mF到2.1mF的范圍內(nèi)。若采用4個(gè)330μF的鋁電解電容，且每個(gè)電容的ESR典型值為6mΩ，則總的電容值為1.32mF，總的ESR為1.5mΩ。

大電容的等效串聯(lián)電感(ESL)應(yīng)該足夠低，以便在負(fù)載出現(xiàn)階躍時(shí)抑制高頻振鈴。

ESL=C_z×Ro²×Q²，其中，對(duì)于臨界阻尼系統(tǒng)來說，Q²被限制為2。

如果大電容的ESL太大了，則可以增加陶瓷電容的數(shù)量，或者采用ESL較小的大電容。

MOSFET的選擇

降壓電源中的MOS功率器件需要具有很低的R_DSON，以使導(dǎo)通損耗和功率耗散最小化。它們還要求很低的輸入電容，以最大限度減少導(dǎo)通時(shí)間。更快且C_ISS更低的器件具有更高的R_DSON，因此需要在這幾個(gè)指標(biāo)之間進(jìn)行折衷。由于采用MOSFET驅(qū)動(dòng)電路，所以柵極驅(qū)動(dòng)電壓被限制為5V，這樣，具有邏輯電平閾值的MOSFET便成了唯一選擇。來自主電流和紋波電流的功率耗散是同步MOSFET功率損耗的主要組成部分。

圖2：ADP3207A的電路實(shí)例。ADP3207A在處理器選擇低功耗工作時(shí)，可以變換到單相工作模式。

如果逆?zhèn)鬏旊娙菰陂_關(guān)節(jié)點(diǎn)變?yōu)楦唠娖綍r(shí)將足夠多的電荷耦合到柵極上，同步MOSFET可能會(huì)意外導(dǎo)通。這會(huì)導(dǎo)致主器件和同步器件同時(shí)導(dǎo)通的直通現(xiàn)象(shoot-through)。為防止這種情況出現(xiàn)，可以使用一個(gè)反饋電容，并使它與同步器件上輸入電容的比值為1:10或者更低。

同步MOSFET的關(guān)斷時(shí)間應(yīng)該小于每相的MOSFET驅(qū)動(dòng)器的非重疊死區(qū)時(shí)間(dead time)。舉例來說，ADI公司的ADP3419 MOSFET驅(qū)動(dòng)器的輸出阻抗為1.5Ω，其典型的死區(qū)時(shí)間為45ns。如果使用一個(gè)典型柵電阻為1Ω的MOSFET，并讓RC時(shí)間常數(shù)小于45ns，則總的柵電容值的上限為9,000pF。當(dāng)使用兩個(gè)并聯(lián)MOSFET時(shí)，每個(gè)柵電容應(yīng)該小于4,500pF。

高壓端的MOSFET要求能承受導(dǎo)通電流和開關(guān)損耗所產(chǎn)生的功耗。開關(guān)損耗來自于開關(guān)的導(dǎo)通和關(guān)斷，因此這些FET的輸入電容值必須小于同步MOSFET的輸入電容值。

需要注意的另一問題是每一相驅(qū)動(dòng)電路的損耗。每個(gè)驅(qū)動(dòng)器的總待機(jī)功耗加上提供柵電荷時(shí)對(duì)應(yīng)的功耗，應(yīng)該小于驅(qū)動(dòng)器在最高環(huán)境溫度下的熱耗散極限。對(duì)于工作在溫度可高達(dá)90oC的PCB上的 SOIC封裝來說，0.5W的總耗散對(duì)應(yīng)120oC的結(jié)溫。

推薦的輸入電容值

高功率側(cè)的MOSFET的漏極電流近似于方波，其占空比等于n×V_out / V_in，最大輸出電流幅值則乘以1/n。為濾除輸入紋波，必須保證輸入電容的ESR很低，具體值根據(jù)最大RMS電流來確定。這個(gè)RMS電流為

在最小8V電池電壓條件下，當(dāng)最大占空比D_max為0.144時(shí)，從式(5)可以得出I_crms等于9.05A。

電容器制造商給出的電流額定值可能是根據(jù)2,000小時(shí)的使用壽命給出的，因此必須使用額定值高于采用計(jì)算出的I_crms時(shí)的電容值。

輸入電容值由可接受的紋波量來決定。電容的ESR和AC電流必須很低以滿足系統(tǒng)要求。

對(duì)快速負(fù)載變化的響應(yīng)

控制器必須對(duì)最大的負(fù)載階躍和負(fù)載釋放進(jìn)行有效響應(yīng)。每相導(dǎo)通延遲過程非常長(zhǎng)的老式架構(gòu)的響應(yīng)速度還不夠快，控制器、驅(qū)動(dòng)器和MOSFET也必須有足夠快的響應(yīng)速度，以便滿足實(shí)時(shí)V_VID變化的要求。

較早的單邊沿設(shè)計(jì)是等到下一個(gè)時(shí)鐘循環(huán)才對(duì)控制器在非工作狀態(tài)下發(fā)生的負(fù)載瞬態(tài)做出響應(yīng)。它們一次只能對(duì)一相提供時(shí)鐘驅(qū)動(dòng)，從而迫使電源從大電容獲得電流。

更新的控制器則通過異步校正來減少負(fù)載階躍響應(yīng)時(shí)間，并同時(shí)減少電容器的數(shù)量。它們可以立刻導(dǎo)通所有的相來為CPU提供電流，而不會(huì)導(dǎo)致內(nèi)部時(shí)鐘的延遲。

同步降壓控制器(如ADI的ADP3207A)可以對(duì)突然的負(fù)載變化做出響應(yīng)。它們可以讓所有相都與負(fù)載的階躍同步導(dǎo)通，無(wú)需等待即可提供最大電流。它們對(duì)最壞情況下的階躍的全相響應(yīng)時(shí)間一般為1μs或更少。在最初的負(fù)載階躍需求得到滿足后，負(fù)載可以得到額外的電流供應(yīng)，隨后系統(tǒng)進(jìn)入正常工作狀況，因此紋波量并不會(huì)增加。

為了應(yīng)對(duì)大的負(fù)載階躍，有些控制器同時(shí)導(dǎo)通所有的相。它們當(dāng)中的大多數(shù)都使用線性傳遞函數(shù)特性來消除負(fù)載變化帶來的影響并控制輸出。但ADP3207A卻使用非線性增益來響應(yīng)負(fù)載階躍。最大負(fù)載階躍的大信號(hào)使系統(tǒng)傳遞特性處于傳遞函數(shù)的高增益段，從而讓所有的輸出相都導(dǎo)通。較小的負(fù)載階躍對(duì)應(yīng)傳遞函數(shù)曲線的低增益部分，從而可用標(biāo)準(zhǔn)的PWM方式來獨(dú)立調(diào)節(jié)每一相輸出。這樣做的好處是抗噪聲性能更好、抖動(dòng)更低，因?yàn)榇蠖鄶?shù)噪聲將作用在傳遞函數(shù)的小 信號(hào)、低增益部分。具有恒定高增益的控制器更容易受噪聲影響。

　大多數(shù)的移動(dòng)應(yīng)用需要使用兩相電源，但這些控制器可以輕松配置成支持三相電源工作，以保證更高效率。每相輸入電流會(huì)隨著相數(shù)的增加而下降，因此電池在給定時(shí)間內(nèi)的電流消耗也會(huì)相應(yīng)降低，當(dāng)然代價(jià)是需要額外的元器件，于是成本和空間占用相應(yīng)上升。

圖1給出了當(dāng)負(fù)載出現(xiàn)階躍，所有相都導(dǎo)通時(shí)的響應(yīng)情況，本例子使用了兩相電源。

移動(dòng)控制器需要在節(jié)約電池的低功耗模式下高效率地工作。ADP3207A在處理器選擇低功耗工作時(shí)，可以變換到單相工作模式。在這種模式下，開關(guān)頻率與負(fù)載電流成正比，以保證最佳的功率效率。此外需要控制單相同步MOSFET，以免出現(xiàn)反向電感電流。圖2給出了ADP3207A的一個(gè)電路實(shí)例。

本文小結(jié)

移動(dòng)應(yīng)用所采用的控制器正在努力跟上新的移動(dòng)處理器的最新需求變化。通過引入新技術(shù)來改善控制器的響應(yīng)特性，電源的總尺寸和成本可以保持不變，同時(shí)縮短響應(yīng)時(shí)間，從而保證更新的高性能移動(dòng)設(shè)計(jì)得以實(shí)現(xiàn)，且不會(huì)影響移動(dòng)PC的總體尺寸和最終用戶所付出的費(fèi)用。

作者：Tod Schiff

計(jì)算部門高級(jí)FAE

Email: @analog.com">tod.schiff@analog.com

美國(guó)模擬器件公司