采用光電隔離的SIPMOS晶體管控制電路圖

輸入端經(jīng)過電阻R2接地，以使其輸出端在電源電壓降至4V時還是開路的，即兩個推挽輸出晶體管保持在截止?fàn)顟B(tài)。這樣可使電源電壓在上升至3V左右時光耦輸出側(cè)仍為低電平，以使后接的六反相器4049能控制SIPMOS晶體管。在工作階段，光耦輸出端開路，使六反相器輸出端為高電平，而輸出端為低電平。