(1)電路原理簡介如圖3-40所示是由2個PUT等構成的改進型單觸發(fā)定時電路。若加入置位信號,
電路置位,晶體管VT1變?yōu)閷顟B(tài),繼電器K通電動作,同時為延遲電壓供給電壓。由此,電容Cl通
過Ri充電,PUT1受正向電壓而導
通,這時Cl通過PUT1.尼和VD2
放電。VDZ導通正向電壓降使PUT2
的陽一門極反偏置而截止,電路復位。
忌用于限制cl的放電電流,并使
PUT1的陽門極間反偏置的時間足
夠長。由于電路復位用反向偏置信號
不加到PUT2的陽一門板間,換流時
突變電壓對負載電路無任何影響。按
圖中元器件參數,單觸發(fā)時間約為
5s,調節(jié)Ri的阻值,可改變定時
時間。
(2)元器件參數選擇元器件的
選用如圖3-40所示,無特殊要求。
(3)由2個PUT等構成的改進型單觸發(fā)定時電路如圖3-40所示。