增強Xtensa可配置處理器系列（Tensilica）
[導讀]Tensilica日前宣布，完成對其Xtensa可配置處理器系列（Xtensa 7和Xtensa LX2）進行升級，添加新硬件選項和軟件增強工具，使其適合更多SoC（片上系統(tǒng)）設計工程師的需求。
Tensilica日前宣布，完成對其Xtensa可配置處理器系列（Xtensa 7和Xtensa LX2）進行升級，添加新硬件選項和軟件增強工具，使其適合更多SoC（片上系統(tǒng)）設計工程師的需求。添加功能包括支持新型、更小通用寄存器文件、一個新型整數(shù)乘法器和除法器運算單元、2種新AMBA™（高級微控制器總線架構(gòu)3.0）總線橋，以及一款易用的新配置工具，該工具可分析C/C++源代碼，并可自動建議VLIW（超長指令字）指令擴展，從而代碼性能比通用代碼的提高30%-60%。所有新功能為設計工程師提供最高生產(chǎn)能力可配置處理器設計環(huán)境，自動化確保每顆處理器設計從結(jié)構(gòu)上皆是正確。
新一代產(chǎn)品代表了Tensilica Xtensa處理器產(chǎn)品線在3個方面顯著提高，一是對深入嵌入式‘數(shù)據(jù)引擎’可配置性更加傾向性支持；二是對高端系統(tǒng)更加豐富支持；三是顯著增強Tensilica處理器分析、建模和軟件工具。Xtensa可配置處理器目前在多種功能中進行生產(chǎn)，諸如簡單無高速緩存控制器、中型Linux應用處理器、高性能3發(fā)射VLIW通用處理器、音頻DSP（數(shù)字信號處理器）、視頻DSP引擎、高性能圖像處理器和高性能網(wǎng)絡處理器等。
新硬件選項
·Tensilica發(fā)布五種最新硬件選項包括：一個16-入的寄存器文件、一個浮動的異常矢量選項、一個小面積乘法器、一個整數(shù)除法器、以及一種新兼容AMBA橋接器。
·首先，Tensiilca在Xtensa處理器中除已有32-入和64-入可配置選項外，增加一個小16-入主寄存器文件，使得在實例化一顆非常小的處理器IP核時可得到比8位和16位微控制器更小面積和更低功耗，而性能、靈活性和功能相當于一顆32位控制器。
·其次，通過添加浮動異常矢量，Tensilica使客戶們能夠在流片后通過軟件變動異常和中斷句柄存儲器位置。該功能賦予SoC設計工程師更多靈活性，并簡化系統(tǒng)設計。
·第三，Tensilica增加一個小面積、多周期32x32乘法器配置選項，使一種Xtensa配置設計面積可以非常小，但在乘法應用方面具備很好性能，如MP3解碼。該功能為設計工程師提供一種新選項，比已有單周期、完全流水線32位和16位乘法器配置選項面積更小，比用純軟件模擬乘法指令性能更高。
·第四，Tensilica添加一個小面積除法器配置選項，僅需4000門。該選項提供一種標準化、強大方式來提高增強型數(shù)字化應用性能，諸如那些運行在GPS（全球定位衛(wèi)星）控制器和實時控制代碼等典型伺服、發(fā)動機和引擎控制應用方面。
·最后，Tensilica添加AMBA 3 AXI橋接器作為一個點擊可選配置選項。這一選項，加上已有AMBA 2 AHB-lite（先進高性能總線子集）橋接器選項，使設計工程師能夠無縫將Xtensa處理器嵌入到基于AMBA系統(tǒng)中，從而簡化Xtensa處理器與其它AMBA外圍設備的共同使用。
軟件工具的增強
Tensilica在其軟件開發(fā)包和基于Eclipse的Xtensa Xplorer™設計開發(fā)環(huán)境添加很多顯著增強功能，使其對那些從未使用過可配置處理器設計工程師來說更簡單、更快速。處理器配置工具增強最重要一點是針對Xtensa LX2自動可變長度指令擴展（FLIX）生成器，它可對設計工程師目標C代碼進行分析，并建議VLIW指令規(guī)范，從而顯著加速最關(guān)鍵代碼。通過允許2條或者3條指令同時執(zhí)行，F(xiàn)LIX使Xtensa LX2處理器可以像2發(fā)射或3發(fā)射VLIW CPU一樣工作。設計工程師通過采用簡單通用VLIW指令能夠使通用代碼加速40%-60%。該工具使設計工程師無需以縮小面積為目標對代碼進行分析，從而顯著縮短設計周期。在處理器IP核已經(jīng)創(chuàng)造了這些新VLIW指令后，軟件開發(fā)工程師只需要使用標準Xtensa C/C++編譯器（XCC）來進行Xtensa IP核編程。 XCC能夠自動從C/C++代碼中提取指令級并行機制，并在任何可能情況下將操作打包進VLIW指令集中，而程序員不必修改C/C++代碼應用程序，就可以利用VLIW指令擴展來加速代碼。
第二，Tensilica引入“手工合并編輯器”，這是一款圖形化工具，可使SoC設計工程師快速且圖形化創(chuàng)造基本運算操作鏈條和合并，從而提高性能。例如，基礎ADD和SHIFT操作可被整合為一條ADD_SHIFT指令在一個周期內(nèi)運行。該ADD_SHIFT指令能夠取代2條串行發(fā)射指令（ADD和SHIFT），從而節(jié)省了一個時鐘周期并節(jié)約了代碼大小。當與FLIX生成器一起工作時，這條由手工合并編輯器創(chuàng)造的操作合并指令被包含進了處理器IP核的RTL代碼中，并被SoC設計工程師以芯片的方式實現(xiàn)。軟件開發(fā)工程師僅需要使用標準的Tensilica軟件開發(fā)環(huán)境就可以利用這些新指令。合并指令可自動的通過Xtensa C/C++編輯器（XCC）得到，而無需修改C/C++應用程序。
第三，設計工程師利用Xtensa編譯器工具鏈核心部分XCC編譯器對C/C++源文件進行編譯，能夠平均提高20%實時編譯速度。這種優(yōu)化編譯器使設計工程師們能夠在Xtensa處理器上運行他們的C/C++代碼，并利用該處理器所有優(yōu)化結(jié)果。為提高代碼執(zhí)行速度并降低代碼大小，XCC采用復雜多級優(yōu)化，諸如功能內(nèi)聯(lián)、軟件流水線、靜態(tài)單一分配形式（SSA）優(yōu)化、以及其他代碼生成技術(shù)等。Tensilica增強功能使XCC不再僅是32位處理器最快編譯器之一，而且能以特別低代碼密度取得最高效率。
第四，Tensilica提供一種新的動態(tài)加載器，這是一種在運行時可在不同存儲器地址上加載二進制代碼軟件工具。它很有用，例如，對于音視頻編解碼器，相同編解碼器可以在運行時根據(jù)現(xiàn)有的存儲器情況被加載到不同的存儲空間。
憑借第五種主要增強功能，Tensilica能夠使其周期精確指令集模擬器（ISS）加速15%-30%。同樣，TurboXiim快速功能模擬器也已經(jīng)接受多種可改善其執(zhí)行速度增強功能，而之前TurboXiim已經(jīng)比ISS執(zhí)行速度快50倍。
最后，Xtensa軟件工具發(fā)布同時通過增加Xplorer 基于Eclipse IDE可視化和自動化高速緩存功耗搜索工具，增強Xenergy功耗估計工具功能。Xenergy通過對每條指令和正在執(zhí)行的應用程序所用存儲器存取情況進行分析建模，可產(chǎn)生Xtensa處理器和其存儲器子系統(tǒng)代碼程序的功耗分析文件。這一增強功能不僅包括了可視化視圖和功耗分析文件的比較，而且包括可自動掃描不同指令和數(shù)據(jù)高速緩存配置，以及顯示應用代碼程序功耗分析圖表，該代碼程序是針對每一高速緩存配置特殊Xtensa配置。Xenergy是系統(tǒng)設計工程師工具包中頗有價值一款工具，可在配置一顆Xtensa處理器、編寫專用TIE指令、以及決定寫存儲器和高速緩存配置方面指導設計工程師選擇節(jié)能方案。
新一代產(chǎn)品代表了Tensilica Xtensa處理器產(chǎn)品線在3個方面顯著提高，一是對深入嵌入式‘數(shù)據(jù)引擎’可配置性更加傾向性支持；二是對高端系統(tǒng)更加豐富支持；三是顯著增強Tensilica處理器分析、建模和軟件工具。Xtensa可配置處理器目前在多種功能中進行生產(chǎn)，諸如簡單無高速緩存控制器、中型Linux應用處理器、高性能3發(fā)射VLIW通用處理器、音頻DSP（數(shù)字信號處理器）、視頻DSP引擎、高性能圖像處理器和高性能網(wǎng)絡處理器等。
新硬件選項
·Tensilica發(fā)布五種最新硬件選項包括：一個16-入的寄存器文件、一個浮動的異常矢量選項、一個小面積乘法器、一個整數(shù)除法器、以及一種新兼容AMBA橋接器。
·首先，Tensiilca在Xtensa處理器中除已有32-入和64-入可配置選項外，增加一個小16-入主寄存器文件，使得在實例化一顆非常小的處理器IP核時可得到比8位和16位微控制器更小面積和更低功耗，而性能、靈活性和功能相當于一顆32位控制器。
·其次，通過添加浮動異常矢量，Tensilica使客戶們能夠在流片后通過軟件變動異常和中斷句柄存儲器位置。該功能賦予SoC設計工程師更多靈活性，并簡化系統(tǒng)設計。
·第三，Tensilica增加一個小面積、多周期32x32乘法器配置選項，使一種Xtensa配置設計面積可以非常小，但在乘法應用方面具備很好性能，如MP3解碼。該功能為設計工程師提供一種新選項，比已有單周期、完全流水線32位和16位乘法器配置選項面積更小，比用純軟件模擬乘法指令性能更高。
·第四，Tensilica添加一個小面積除法器配置選項，僅需4000門。該選項提供一種標準化、強大方式來提高增強型數(shù)字化應用性能，諸如那些運行在GPS（全球定位衛(wèi)星）控制器和實時控制代碼等典型伺服、發(fā)動機和引擎控制應用方面。
·最后，Tensilica添加AMBA 3 AXI橋接器作為一個點擊可選配置選項。這一選項，加上已有AMBA 2 AHB-lite（先進高性能總線子集）橋接器選項，使設計工程師能夠無縫將Xtensa處理器嵌入到基于AMBA系統(tǒng)中，從而簡化Xtensa處理器與其它AMBA外圍設備的共同使用。
軟件工具的增強
Tensilica在其軟件開發(fā)包和基于Eclipse的Xtensa Xplorer™設計開發(fā)環(huán)境添加很多顯著增強功能，使其對那些從未使用過可配置處理器設計工程師來說更簡單、更快速。處理器配置工具增強最重要一點是針對Xtensa LX2自動可變長度指令擴展（FLIX）生成器，它可對設計工程師目標C代碼進行分析，并建議VLIW指令規(guī)范，從而顯著加速最關(guān)鍵代碼。通過允許2條或者3條指令同時執(zhí)行，F(xiàn)LIX使Xtensa LX2處理器可以像2發(fā)射或3發(fā)射VLIW CPU一樣工作。設計工程師通過采用簡單通用VLIW指令能夠使通用代碼加速40%-60%。該工具使設計工程師無需以縮小面積為目標對代碼進行分析，從而顯著縮短設計周期。在處理器IP核已經(jīng)創(chuàng)造了這些新VLIW指令后，軟件開發(fā)工程師只需要使用標準Xtensa C/C++編譯器（XCC）來進行Xtensa IP核編程。 XCC能夠自動從C/C++代碼中提取指令級并行機制，并在任何可能情況下將操作打包進VLIW指令集中，而程序員不必修改C/C++代碼應用程序，就可以利用VLIW指令擴展來加速代碼。
第二，Tensilica引入“手工合并編輯器”，這是一款圖形化工具，可使SoC設計工程師快速且圖形化創(chuàng)造基本運算操作鏈條和合并，從而提高性能。例如，基礎ADD和SHIFT操作可被整合為一條ADD_SHIFT指令在一個周期內(nèi)運行。該ADD_SHIFT指令能夠取代2條串行發(fā)射指令（ADD和SHIFT），從而節(jié)省了一個時鐘周期并節(jié)約了代碼大小。當與FLIX生成器一起工作時，這條由手工合并編輯器創(chuàng)造的操作合并指令被包含進了處理器IP核的RTL代碼中，并被SoC設計工程師以芯片的方式實現(xiàn)。軟件開發(fā)工程師僅需要使用標準的Tensilica軟件開發(fā)環(huán)境就可以利用這些新指令。合并指令可自動的通過Xtensa C/C++編輯器（XCC）得到，而無需修改C/C++應用程序。
第三，設計工程師利用Xtensa編譯器工具鏈核心部分XCC編譯器對C/C++源文件進行編譯，能夠平均提高20%實時編譯速度。這種優(yōu)化編譯器使設計工程師們能夠在Xtensa處理器上運行他們的C/C++代碼，并利用該處理器所有優(yōu)化結(jié)果。為提高代碼執(zhí)行速度并降低代碼大小，XCC采用復雜多級優(yōu)化，諸如功能內(nèi)聯(lián)、軟件流水線、靜態(tài)單一分配形式（SSA）優(yōu)化、以及其他代碼生成技術(shù)等。Tensilica增強功能使XCC不再僅是32位處理器最快編譯器之一，而且能以特別低代碼密度取得最高效率。
第四，Tensilica提供一種新的動態(tài)加載器，這是一種在運行時可在不同存儲器地址上加載二進制代碼軟件工具。它很有用，例如，對于音視頻編解碼器，相同編解碼器可以在運行時根據(jù)現(xiàn)有的存儲器情況被加載到不同的存儲空間。
憑借第五種主要增強功能，Tensilica能夠使其周期精確指令集模擬器（ISS）加速15%-30%。同樣，TurboXiim快速功能模擬器也已經(jīng)接受多種可改善其執(zhí)行速度增強功能，而之前TurboXiim已經(jīng)比ISS執(zhí)行速度快50倍。
最后，Xtensa軟件工具發(fā)布同時通過增加Xplorer 基于Eclipse IDE可視化和自動化高速緩存功耗搜索工具，增強Xenergy功耗估計工具功能。Xenergy通過對每條指令和正在執(zhí)行的應用程序所用存儲器存取情況進行分析建模，可產(chǎn)生Xtensa處理器和其存儲器子系統(tǒng)代碼程序的功耗分析文件。這一增強功能不僅包括了可視化視圖和功耗分析文件的比較，而且包括可自動掃描不同指令和數(shù)據(jù)高速緩存配置，以及顯示應用代碼程序功耗分析圖表，該代碼程序是針對每一高速緩存配置特殊Xtensa配置。Xenergy是系統(tǒng)設計工程師工具包中頗有價值一款工具，可在配置一顆Xtensa處理器、編寫專用TIE指令、以及決定寫存儲器和高速緩存配置方面指導設計工程師選擇節(jié)能方案。
下載文檔
