基于AT91M40800的音頻視頻處理系統(tǒng)設計
關鍵詞：AT91M40800 音頻視頻處理 嵌入式系統(tǒng) 編解碼
引言
圖像（音頻、視頻）采集和處理是現(xiàn)代樓宇自動化、可視對講、電視會議以及遠程實時監(jiān)控系統(tǒng)等應用中的核心技術?，F(xiàn)在市面上的可視對講和安防監(jiān)控產(chǎn)品主要是模擬通道的，且采用同軸電費傳輸。由于模擬信號的抗擾弱等問題，傳輸?shù)木嚯x有限并且效果不甚理想。將傳統(tǒng)的圖像模擬化處理改成數(shù)字化處理和傳輸，可以極大地提高圖像質量與監(jiān)控效率，并且使得整個系統(tǒng)易于維護。
隨著嵌入式系統(tǒng)的不斷發(fā)展，甚至ARM或DSP的嵌入式音/視頻處理系統(tǒng)正逐步取代傳統(tǒng)的圖像處理系統(tǒng)，呈現(xiàn)強勁的發(fā)展趨勢。
1 芯片簡介
1.1 芯片基本組成及內(nèi)部結構
AT91M40800是Atmel公司推出的AT91 16/32位微控制器系列中具有很高性價比的一款芯片。它基于ARM7TDMI內(nèi)核，內(nèi)含高性能的32位RISC處理器、16位高集成度指令集、8KB片上SRAM、可編程外部總線接口（EBI）、3通道16位計數(shù)器/定時器、32個可編程I/O口、中斷控制器、2個USART（其中每個各帶2個專用外部數(shù)據(jù)控制器）、可編程看門狗定時器、主時鐘電路和DRAM時序控制電路，并配有高級節(jié)能電路；同時，可支持JTAG調(diào)試，主頻可達到40MHz。
AT91M40800內(nèi)部結構模塊如圖1所示。
1.2 芯片的總體特性
AT91M40800的ARM7TDMI內(nèi)核集成了嵌入式ICE接口，片內(nèi)含兩大類總線：系統(tǒng)總線和外圍總線。系統(tǒng)總線連接ARM7TDMI內(nèi)核與片內(nèi)存儲器、外圍總線接口以及AMBA橋電路；而外圍總線由AMBA橋電路來驅動。通過可編程外部總線接口，可與片外存儲器（如Flash、ROM等）直接連接進行數(shù)據(jù)交換。具有八級優(yōu)先級別的矢量中斷控制器可通過連接外圍數(shù)據(jù)控制器顯著提高音頻、視頻采集的實時性。
2 系統(tǒng)組成及原理
2.1 系統(tǒng)組成結構及芯片選擇
本系統(tǒng)主要由以下幾大部分組成。
（1）視頻A/D轉換部分
完成從普通CCD攝像頭采集到的模擬視頻信號到數(shù)字視頻信號的轉換，主要采用Philips公司的SAA7113芯片。SAA7113是功能強大的可編程視頻輸入處理芯片，可以同時接入4路視頻信號，使用I2C總線技術。
（2）音頻編解碼部分
主要實現(xiàn)從麥克風進入的音頻信號的編解碼，采用Philips公司的UDA1344。它將A/D和D/A轉換功能集于一身，可以對麥克風輸入的模擬聲音信號進行A/D轉換，形成串行數(shù)字音頻流。
（3）音頻視頻磁場強度處理部分
將輸入的復合音頻、視頻流進行壓縮處理，核心芯片選用臺灣華邦電子的W99200F。該芯片具有強大的內(nèi)部功能，且有多種工作模式可供選擇可供選擇，可與音頻編解碼及視頻解碼芯片實現(xiàn)無縫連接。
（4）邏輯門控制部分
運用FPGA進行邏輯與時序控制，采用Xilinx公司SPARTAN-IIE系列的XC2S50E邏輯控制芯片。片內(nèi)集成了多種系統(tǒng)功能，如數(shù)字延遲鎖相環(huán)（DLL）、FIFO存儲器、變換器以及總線接口（PCI）等，可并行實現(xiàn)多種算法。
（5）嵌入式數(shù)據(jù)處理部分
以AT91M40800為嵌入式核心芯片，主要進行系統(tǒng)控制與數(shù)據(jù)處理。
（6）網(wǎng)絡連接部分
通過以太網(wǎng)控制芯片，將音頻視頻流以UDP包的形式送入網(wǎng)絡進行傳輸。采用Realtek公司生產(chǎn)的RTL8019AS作為主控制芯片。該芯片符合Ethernet II與IEEE802.3標準，采用全雙工方式，有8個中斷申請線以及16個I/O基地址可供選擇。
2.2系統(tǒng)原理框圖及工作原理
本系統(tǒng)原理框圖如圖2所示。
將CCD攝像頭采集到的視頻模擬信號送入A/D轉換芯片進行視頻解碼。SAA7113芯片將輸入的PAL、NISC等不同制式的模擬復位信號解碼成亮度、色度信號，輸出標準的數(shù)字視頻YUV4：2：2格式，并產(chǎn)生場同步參考信號VREF、行同步參考信號HREF。同時，音頻編解碼芯片UDA1344將麥克風輸入的模擬聲音信號解碼，形成的串行數(shù)字音頻流與輸出的數(shù)字視頻流復合，送入芯片W99200F進行M-PEG格式的圖像壓縮。該芯片具有視頻預處理、圖像裁剪、運動估計單元、運動圖像補償、量化表、可變長度編碼（產(chǎn)生位流到SDRAM）等強大內(nèi)部功能，負責將接收到的數(shù)據(jù)流進行壓縮并同步音頻、視頻信號。壓縮處理輸出的音、視頻流，通過外部緩存FIFO直接輸入AT91M40800進行整體系統(tǒng)數(shù)據(jù)處理。嵌入式系統(tǒng)初始化后，采用中斷請求方式來完成數(shù)據(jù)的采集和程序的存取，同時通過I2C總線初始化A/D轉換芯片和控制其工作狀態(tài)及工作方式。
其間，各部件的邏輯和時序控制是由FPGA來完成的，它控制中斷請求以及某些片選信號。XC2S50E內(nèi)含邏輯運算、數(shù)字量監(jiān)測和接口控制單元等內(nèi)部資源，在與圖像壓縮芯片的接口控制中，主要完成地址發(fā)生、握手邏輯、時序控制等功能。當檢測到SAA7113芯片輸出的奇偶同步標志信號RTS0為高電平時，將此作為采集數(shù)據(jù)過程的時序起點，輸出采樣使能信號與地址選通信號；而收到像素延時結束信號，又生成相應的寫地址和寫信號。XC2S50E初始化時，置DONE為低電平，在存儲器清零時又置INIT為低，以此復位PROGRAM，將數(shù)據(jù)流輸入。
當收到嵌入式CPU采集數(shù)據(jù)的有效信號后，它控制A/D芯片采樣過程的動作；當完成了一幀數(shù)據(jù)的采集壓縮后，F(xiàn)PGA又向AT91M40800發(fā)出中斷請求信號并等待響應。系統(tǒng)數(shù)據(jù)經(jīng)嵌入式處理器完成處理后，送入以太網(wǎng)控制芯片RTL8019AS，并最終以UDP包的形式傳送至網(wǎng)絡。如果網(wǎng)絡另一端裝備有終端機，則收到由網(wǎng)絡傳輸過來的數(shù)據(jù)后，可對音、視頻進行解碼，并對視頻數(shù)據(jù)進行回顯，對音頻數(shù)據(jù)進行播放。通過同樣的一個逆據(jù)進行回顯，對音頻數(shù)據(jù)進行播放。通過同樣的一個逆過程，亦可實現(xiàn)可視對講的功能。
3 結論與展望
基于AT91M40800芯片的嵌入式音視頻處理系統(tǒng)，能保證音、視頻的質量和數(shù)據(jù)處理的實時性，具有很好的可靠性和靈活性。雖然在網(wǎng)絡實時傳輸和系統(tǒng)軟件編程上還面臨一些挑戰(zhàn)，但是隨著嵌入式系統(tǒng)和圖像處理技術的不斷發(fā)展，這些都不會成為該系統(tǒng)推廣應用的障礙。將其應用在可視對講、遠程監(jiān)控、可視IP電話等領域，將會具有廣闊的發(fā)展前景和應用市場。
下載文檔
