基于TMS320DM642的多路視頻采集處理板卡的硬件設(shè)計(jì)
掃描二維碼
隨時(shí)隨地手機(jī)看文章
關(guān)鍵詞：TMS320DM642；多路視頻采集；多路視頻處理；PCI板卡
1 引言
視頻監(jiān)控系統(tǒng)是安全防范系統(tǒng)的重要組成部分，也是一種防范能力較強(qiáng)的綜合系統(tǒng)。視頻監(jiān)控系統(tǒng)以其直觀、方便、信息內(nèi)容豐富而廣泛應(yīng)用于許多領(lǐng)域。近年來，隨著計(jì)算機(jī)、網(wǎng)絡(luò)及圖像處理、傳輸技術(shù)的飛速發(fā)展，視頻監(jiān)控技術(shù)也得到長足的進(jìn)步，集多媒體技術(shù)、數(shù)字圖像處理和遠(yuǎn)程網(wǎng)絡(luò)傳輸?shù)茸钚录夹g(shù)為一體的多媒體數(shù)字監(jiān)控系統(tǒng)正在逐步取代傳統(tǒng)的模擬視頻監(jiān)控系統(tǒng)。目前，市場(chǎng)上專用的視頻壓縮電路只能實(shí)現(xiàn)一種壓縮算法，靈活性和可擴(kuò)展性較差，基本不具備在此基礎(chǔ)上進(jìn)行二次開發(fā)的能力；各種基于ISA、PCI等總線的圖形采集卡也能在市場(chǎng)上買到，但價(jià)格較貴，且處理功能簡單，二次開發(fā)效率低，不能很好地滿足用戶的特殊需要。
為了適應(yīng)多媒體通信技術(shù)的發(fā)展，美國德州儀器公司推出一款針對(duì)視頻和圖像解決方案的TMS320DM642型高性能數(shù)字媒體處理器，它是TI公司C6000系列DSP中最新的定點(diǎn)DSP，其核心是C6416型高性能數(shù)字信號(hào)處理器，具有極強(qiáng)的處理性能、高度的靈活性和可編程性，同時(shí)外圍集成了非常完整的音頻、視頻和網(wǎng)絡(luò)通信等設(shè)備及接口，特別適用于機(jī)器視覺、醫(yī)學(xué)成像、網(wǎng)絡(luò)視頻監(jiān)控、數(shù)字廣播以及基于數(shù)字視頻/圖像處理的消費(fèi)類電子產(chǎn)品等高速DSP應(yīng)用領(lǐng)域。筆者針對(duì)市場(chǎng)客戶的需求，設(shè)計(jì)并實(shí)現(xiàn)了一款以TVP5150為視頻輸入解碼器、以PCMl801為音頻輸入采集電路、以TMS320DM642型DSP為核心處理器的多路視頻采集兼壓縮處理PCI板卡，并將其應(yīng)用于構(gòu)建高穩(wěn)定性、高魯棒性的多媒體數(shù)字監(jiān)控系統(tǒng)，取得了較好的社會(huì)效益和經(jīng)濟(jì)效益。
2 TMS320DM642的硬件架構(gòu)
TMS320DM642采用第二代高性能、先進(jìn)的超長指令字velociTI.2結(jié)構(gòu)的DSP核及增強(qiáng)的并行機(jī)制，在720 MHz的時(shí)鐘頻率下，其處理性能為5 760Ml/s，使得該款DSP成為數(shù)字媒體解決方案的首選產(chǎn)品。它不僅擁有高速控制器的操作靈活性，而且具有陣列處理器的數(shù)字處理能力。TMS320DM642的外圍集成了非常完整的音頻、視頻和網(wǎng)絡(luò)通信接口，主要包括：
3個(gè)可配置的視頻端口(VPORTO-2)，能夠與通用的視頻編、解碼器實(shí)現(xiàn)無縫連接，支持多種視頻分辨率及視頻標(biāo)準(zhǔn)，支持RAW視頻輸入/輸出、傳輸流模式；
1個(gè)10/100Mb/s以太網(wǎng)接口(EMAC)，符合IEEE 802.3標(biāo)準(zhǔn)；
1個(gè)多通道帶緩沖音頻串行端口(McASP)，支持I2S、DIT、S/PDIF、IEC60958-1、AES-3、CP-430等音頻格式；
2個(gè)多通道帶緩沖串行端口(McBSP)，采用RS232電平驅(qū)動(dòng)；
1個(gè)VCXO內(nèi)插控制單元(VIC)，支持音/視頻同步；
1個(gè)32位、66MHz、3.3 V主/從PCI接口，遵循PCI2.2規(guī)范；
1個(gè)用戶可配置的16/32位主機(jī)接口(HPI)；
1個(gè)16位通用輸入/輸出端口(GPIO)；
1個(gè)64位外部存儲(chǔ)器接口(EMIF)，能夠與大多數(shù)異步存儲(chǔ)器(SRAM、EPROM)及同步存儲(chǔ)器(SDRAM、SBSRAM、ZBT SRAM、FIFO)無縫連接，最大可尋址外部存儲(chǔ)器空間為1 024MB；
1個(gè)具有64路獨(dú)立通道的增強(qiáng)型直接內(nèi)存訪問控制器(EDMA)；
1個(gè)數(shù)據(jù)管理輸入/輸出模塊(MDIO)；
1個(gè)I2C總線模塊；
3個(gè)32位通用定時(shí)器；
1個(gè)符合IEEE 1149.1標(biāo)準(zhǔn)的JTAG接口及子板接口等。
有關(guān)TMS320DM642的詳細(xì)性能介紹請(qǐng)參照其數(shù)據(jù)手冊(cè)。
3 多路視頻采集處理板卡硬件設(shè)計(jì)
基于TMS320DM642的多路視頻采集處理板卡的主要硬件功能模塊包括視頻輸入解碼模塊、音頻輸入采集模塊、核心DM642型DSP模塊、外部存儲(chǔ)模塊、PCI總線驅(qū)動(dòng)控制模塊及電源管理模塊等?；竟ぷ髟硎怯蒀CD攝像頭采集輸入的模擬視頻信號(hào)，經(jīng)過視頻解碼器轉(zhuǎn)換成數(shù)字視頻信號(hào)，由拾音器采集輸入的模擬音頻信號(hào)經(jīng)過音頻采集電路轉(zhuǎn)換成數(shù)字音頻數(shù)據(jù)，送到DM642，DM642再將采集的音、視頻數(shù)據(jù)用MPEG-4標(biāo)準(zhǔn)編碼壓縮后通過PCI接口傳送到PC上位機(jī)，構(gòu)成數(shù)字監(jiān)控系統(tǒng)。本板卡的總體設(shè)計(jì)功能框圖及接口信號(hào)示意圖如圖1所示，主要由1個(gè)TMS320DM642GDK(DSP)、4個(gè)TI公司的TVP5150AMl(視頻解碼器)、2個(gè)TI公司的PCMl801U(音頻采集電路)、2個(gè)Hynix公司的HY57V283220TP-6(SDRAM)、1個(gè)SN74CBTl6233DGGR(PCI總線橋接電路)以及AMSl085CM和AMSl086CD(電源管理電路)等組成。
3.1 視頻輸入解碼模塊
視頻輸入解碼模塊由4個(gè)TVP5150型視頻解碼器及外圍電路組成，主要功能是將每一路CCD攝像頭采集輸入的標(biāo)準(zhǔn)PAL制電視模擬信號(hào)發(fā)送到視頻解碼器，完成視頻圖像的箝位及抗混疊濾波等預(yù)處理、模擬數(shù)字化轉(zhuǎn)換及亮度/色度、水平/垂直同步等信號(hào)的分離，實(shí)現(xiàn)模擬視頻信號(hào)轉(zhuǎn)換為數(shù)字并行信號(hào)BT.656碼流格式。TVPSl50可將基帶模擬NTSC、PAL及SECAM視頻信號(hào)轉(zhuǎn)換成數(shù)字分量視頻信號(hào)，正常工作時(shí)的功耗僅為115 mW，售價(jià)比同系列TI產(chǎn)品更低，并且具有業(yè)界最小尺寸的32引腳超薄方型扁平封裝(TQFP)。TVPSl50支持2個(gè)復(fù)合端子或1個(gè)S端子輸入，可輸出ITU-RBT.656，并支持Macrovision復(fù)制保護(hù)及高級(jí)VBI功能。
DM642視頻口0、1中的一部分(VPO/A、VPI/A)及視頻口2(VP2/A、VP2/B)分別掛接1個(gè)TVP5150，視頻采集的數(shù)據(jù)格式為YUV4：2：2，分辨率為CIF(352x288)大小。視頻輸入解碼模塊接口電路原理功能框圖如圖2所示。系統(tǒng)將2個(gè)電路的I2C總線接口SCL和SDA分別互連，TVP5150的視頻輸出口YOUT[0-7]和DM642 VPORT口的VPOD[9-2]相連，TVPSl50的系統(tǒng)時(shí)鐘SCLK和DM642VPORT口的VPOCLK0相連。由于采用ITU-R BT.656碼流格式，圖像的水平同步、垂直同步、場(chǎng)同步等同步信號(hào)已內(nèi)嵌在視頻數(shù)據(jù)流中，并且考慮到DM642每個(gè)VPORT口預(yù)留的3個(gè)用以接收同步信號(hào)的VPOCTL[0-2]控制引腳，只能滿足一路視頻同步信號(hào)的要求，所以在設(shè)計(jì)過程中省略同步信號(hào)線的連接。
TVP5l50雖然不支持縮放(Scaling)功能，但是可以截取屏幕的一部分再傳輸給DM642作后續(xù)的壓縮處理。具體操作是在對(duì)應(yīng)的寄存器中選擇視頻流的起始行和結(jié)束行，控制圖像的縱向長度，選擇單行的起始位置和結(jié)束位置并利用圖像的AVID功能控制圖像的水平寬度。
DM642對(duì)TVP5l50內(nèi)部寄存器的訪問通過I2C總線實(shí)現(xiàn)，在與TVP5l50應(yīng)答過程中需要從器件TVP5150的地址0x101lIOXl，其中X代表0或者1，并可以在系統(tǒng)上電時(shí)配置。TVP5150在上電時(shí)會(huì)根據(jù)YOUT[7]上的電位高低決定X代表O，還是1。這樣，TVP5l50作為從器件的地址只有2個(gè)：Oxl0111001和0x10111011。DM642要與4個(gè)TVP5I50通信，一路I2C總線是不夠的，需要通過GPIO接口利用軟件模擬I2C總線時(shí)序，配置另外兩個(gè)TVP5150。
采集輸出的數(shù)字視頻數(shù)據(jù)送入DM642VPORT端口的5 120 Bytes大小的緩沖區(qū)。TVP5150在本地時(shí)鐘的控制下通過EDMA通道自
動(dòng)向DM642 VPORT端口緩沖區(qū)單元發(fā)送數(shù)據(jù)，當(dāng)采集完一場(chǎng)數(shù)據(jù)時(shí)產(chǎn)生DMA中斷，并在DMA中斷服務(wù)程序中根據(jù)實(shí)際需要完成相應(yīng)的視頻處理，經(jīng)過實(shí)時(shí)編碼壓縮后的視頻數(shù)據(jù)存儲(chǔ)到外部SDRAM中。硬件電路需要提供TVP5150所需要的14.31818 MHz時(shí)鐘頻率，DM642可通過I2C總線對(duì)TVP5150的參數(shù)進(jìn)行設(shè)置。
3.2 音頻輸入采集模塊
音頻輸入采集模塊由2個(gè)PCMl801U型音頻采集電路及其外圍電路組成，主要功能是對(duì)由拾音器采集輸入的模擬音頻信號(hào)進(jìn)行采樣，然后將其轉(zhuǎn)換為DSP可以處理的數(shù)字音頻數(shù)據(jù)格式。PCMl801U是采用5V工作電壓的雙聲道16位音頻模/數(shù)(A/D)轉(zhuǎn)換器，包括1個(gè)單端-差分模擬前端、1個(gè)5階△一∑調(diào)制器(64倍重復(fù)取樣)、1個(gè)內(nèi)部高通數(shù)字均分濾波器。
DM642視頻口0、l中的剩余部分(VPO/B、VPl/B)配置為McASP，與1個(gè)PCMl801U連接，實(shí)現(xiàn)音頻的輸入采集功能。用PCMl801U的左、右2個(gè)16位音頻聲道獲取4路音頻通道的數(shù)字化數(shù)據(jù)，音頻采集的數(shù)據(jù)格式為每路單聲道、44.1 kHz采樣率，每個(gè)采樣數(shù)據(jù)用8位量化。采集輸出的數(shù)字音頻數(shù)據(jù)通過McASP傳給DSP的輸入緩沖區(qū)單元，當(dāng)設(shè)定用于存放音頻采樣數(shù)據(jù)的緩存器滿時(shí)產(chǎn)生DMA中斷，并在DMA中斷服務(wù)程序中根據(jù)實(shí)際設(shè)定情況處理音頻數(shù)據(jù)，經(jīng)過實(shí)時(shí)編碼壓縮后的音頻數(shù)據(jù)存儲(chǔ)到外部SDRAM中。DSP通過I2C總線實(shí)現(xiàn)對(duì)音頻采集電路的編程，以控制采樣速率、音頻源、音量等具體參數(shù)。硬件電路需要提供音頻采集電路需要的工作時(shí)鐘，筆者使用的時(shí)鐘是11.2896 MHz。音頻輸入采集模塊接口電路原理功能框圖如圖3所示。
3.3 核心DM642 DSP模塊
核心DM642 DSP模塊由1個(gè)TMS320DM642型數(shù)字媒體處理器及其外圍電路組成，主要對(duì)采集到內(nèi)部輸入緩存的數(shù)字音、視頻數(shù)據(jù)流進(jìn)行處理及壓縮。視頻圖像信號(hào)的壓縮一般屬于有損壓縮，同時(shí)系統(tǒng)又必須滿足編碼的實(shí)時(shí)性，所以采用定點(diǎn)DSP可較好地滿足整個(gè)壓縮系統(tǒng)對(duì)精度和速度的要求。該板卡設(shè)計(jì)采用的DM642是專門為圖像視頻領(lǐng)域的應(yīng)用而設(shè)計(jì)的，有完備的片外接口，能夠比較方便地?cái)U(kuò)展片外存儲(chǔ)器等外設(shè)。
C64xx系列DSP有大量的字節(jié)可設(shè)定的地址空間，程序代碼和數(shù)據(jù)可被存儲(chǔ)在統(tǒng)一標(biāo)準(zhǔn)的32位地址空間的任何位置。表l所示的內(nèi)存映射顯示了本板卡采用的DM642處理器的地址空間。在默認(rèn)狀
態(tài)下，內(nèi)部的寄存器從0x00000000地址空間開始存儲(chǔ)。一部分存儲(chǔ)器由軟件重新映射為L2高速緩存。DM642的EMIF有4個(gè)獨(dú)立的可設(shè)定地址的區(qū)域，稱為電路使能空間(CEO-3)。本板卡合并形成了64位長的外部存儲(chǔ)器端口，將地址空間分割成4個(gè)電路使能區(qū)，允許對(duì)地址空間進(jìn)行8位、16位、32位和64位的同步或不同步的存取。目前，板卡使用電路使能區(qū)CEO，并將其分配給64位的SDRAM總線。CEl-3的電路使能區(qū)暫不使用，可以作為今后的擴(kuò)展，以便分配給8位Flash、UART、FPGA和子板接口等使用。
本板卡在CE0空間連接了64位的SDRAM總線，與2個(gè)HY57V283220TP-6相連以構(gòu)成SDRAM。每個(gè)HY57V283220TP-6均為32位數(shù)據(jù)總線的SDRAM，其中，高32位存儲(chǔ)在1個(gè)SDRAM中，低32位存儲(chǔ)在另1個(gè)SDRAM中，從而滿足DM642 64位數(shù)據(jù)總線的要求。32 MB的SDRAM空間用來存儲(chǔ)程序、數(shù)據(jù)和視頻信息?？偩€由外部PLL驅(qū)動(dòng)設(shè)備控制，運(yùn)行在133 MHz的最佳狀態(tài)。SDRAM的刷新由DM642自動(dòng)控制。
DM642可配置EMIF時(shí)鐘的原始值。本板卡的ECLKIN引腳選用默認(rèn)值，也可通過分頻CPU時(shí)鐘控制EMIF的時(shí)鐘頻率。在初始化時(shí)通過對(duì)E-CLKINSEL0和ECLKINSEL1引腳的操作進(jìn)行設(shè)置，它們與EAl9引腳和EA20引腳共同分享EMIF的地址空間。
3.4 PCI總線驅(qū)動(dòng)控制模塊
PCI總線驅(qū)動(dòng)控制模塊由1個(gè)SN74CBTl6233型PCI總線橋接電路及其外圍電路組成。本模塊中的信號(hào)按照功能可以分為系統(tǒng)信號(hào)、地址數(shù)據(jù)復(fù)用信號(hào)和接口控制信號(hào)等。系統(tǒng)信號(hào)包括CLK和RST，為系統(tǒng)提供時(shí)鐘和復(fù)位。對(duì)地址數(shù)據(jù)復(fù)用信號(hào)來說，在總線傳輸操作周期中，1個(gè)PCI總線周期由1個(gè)地址段和緊隨其后的1個(gè)或多個(gè)數(shù)據(jù)段組成，其中AD[0-31]是地址數(shù)據(jù)復(fù)用總線，可為PCI接口電路提供地址和數(shù)據(jù)信號(hào)；復(fù)用引腳PCBE[0-3]為PCI接口電路提供總線命令信號(hào)和字節(jié)允許信號(hào)。接口控制信號(hào)主要由FRAME、TRDY、IRDY和DE-VSEL等信號(hào)組成，其中，F(xiàn)RAME信號(hào)是總線周期構(gòu)成信號(hào)，由當(dāng)前總線中主設(shè)備驅(qū)動(dòng)，表明1個(gè)總線周期的開始和延續(xù)；TRDY是目標(biāo)設(shè)備就緒信號(hào)，在寫操作中，TRDY有效表明從設(shè)備已準(zhǔn)備好接收數(shù)據(jù)，而在讀操作中，TRDY有效則表明AD[0-31]上已有有效數(shù)據(jù)；IRDY表明驅(qū)動(dòng)設(shè)備已準(zhǔn)備好數(shù)據(jù)；DEVSEL為設(shè)備選擇信號(hào)，當(dāng)其有效時(shí)，說明驅(qū)動(dòng)它的主設(shè)備已將其地址譯碼作為當(dāng)前操作的目標(biāo)設(shè)備，該信號(hào)作為輸入信號(hào)時(shí)，DEVSEL用來表示總線上已有目標(biāo)設(shè)備被選中。其他PCI總線所需但本系統(tǒng)不用的信號(hào)則可用高阻態(tài)代替。PCI總線驅(qū)動(dòng)控制模塊接口電路原理功能框圖如圖4所示。
本板卡使用DM642型DSP片內(nèi)集成的1個(gè)主/從模式的PCI接口與PCI總線相連，該接口支持PCI 2.2規(guī)范，通過PCI總線能夠?qū)崿F(xiàn)DSP與PCI主機(jī)的互連。主機(jī)可以通過DM642的PCI接口訪問整個(gè)片內(nèi)RAM及外部存儲(chǔ)器。DSP的EMIF通過EDMA將數(shù)據(jù)傳輸?shù)紻SP的內(nèi)存中，EMIF支持同步FIFO，為了能夠使PCI總線實(shí)時(shí)讀出視頻壓縮數(shù)據(jù)流，并及時(shí)地傳送給主機(jī)，本系統(tǒng)采用了中斷機(jī)制。當(dāng)FIFO滿時(shí)，DSP產(chǎn)生一個(gè)中斷信號(hào)，通知PCI接口模塊啟動(dòng)DMA，需傳輸?shù)臄?shù)據(jù)經(jīng)FIFO由DSP利用DMA傳輸方式在計(jì)算機(jī)和板卡間實(shí)現(xiàn)視頻壓縮碼流的高速傳輸，在提供高速傳輸接口的同時(shí)不影響其他DMA操作。
3.5 電源管理模塊
本板卡通過PCI插槽供電，選用AMSl085和AMSl086提供板卡正常工作時(shí)的穩(wěn)壓電源。AMSl085、AMSl086均為3端可調(diào)節(jié)穩(wěn)壓集成電路，AMSl085輸出電流為3 A、輸出電壓為1.5 V/3.3 V.5.O V，AMSl086的輸出電流為1.5 A、輸出電壓為1.5 V/1.8V/3.3 V/5.0 V。它們比較容易使用，而且都有短路電流保護(hù)以及過熱保護(hù)等防護(hù)措施，具有高精度的輸出電壓及工作穩(wěn)定性。設(shè)計(jì)時(shí)，內(nèi)部+5 V輸入電源被整流為+1.4 V、+1.8 V和+3.3V，其中，+1.4 V電壓提供給DSP處理器，+1.8 V電壓提供給TVP5150，+3.3 V電壓提供給DSP內(nèi)的I/O和板卡上其他電路。3.3 V和1.4 V電源之間應(yīng)連接肖特基二極管，保證給DM642內(nèi)核和外部端口同時(shí)供電。
4 板卡設(shè)計(jì)的難點(diǎn)及關(guān)鍵技術(shù)
本設(shè)計(jì)方案中．處理器的主頻高達(dá)720 MHz，SDRAM的最高頻率為133 MHz，這對(duì)信號(hào)完整性及電磁兼容性都是極大的挑戰(zhàn)。在多路視頻采集處理板卡的PCB設(shè)計(jì)中突出體現(xiàn)以下難點(diǎn)：
一是時(shí)序問題，工作頻率的提高和信號(hào)上升/下降時(shí)間的縮短，首先會(huì)使設(shè)計(jì)系統(tǒng)的時(shí)序余量縮小甚至出現(xiàn)時(shí)序方面的問題。
二是傳輸線效應(yīng)導(dǎo)致的信號(hào)振蕩、過沖和下沖都會(huì)對(duì)設(shè)計(jì)系統(tǒng)的故障容限、噪聲容限及單調(diào)性造成很大的威脅。
三是信號(hào)沿的時(shí)間下降到l ns后，信號(hào)之間的串?dāng)_成為很重要的問題。
四是當(dāng)信號(hào)沿的時(shí)間接近0.5 ns時(shí)，電源系統(tǒng)的穩(wěn)定性和電磁干擾(EMI)也十分關(guān)鍵。
多路視頻采集處理板卡PCB的設(shè)計(jì)策略如下所述：
(1)高速數(shù)字電路設(shè)計(jì)
為了更快地推出更高性能的產(chǎn)品，電路板設(shè)計(jì)按6層板考慮，在元器件布局及布線過程中嚴(yán)格遵守高速電路設(shè)計(jì)原則，為確保系統(tǒng)功能的實(shí)現(xiàn)及整機(jī)性能指標(biāo)達(dá)到檢測(cè)標(biāo)準(zhǔn)，在PCB布線時(shí)需要特別注意串接電阻降低高速電信號(hào)反射的影響及保證同一組數(shù)據(jù)同步到達(dá)。由于信號(hào)在頂層、底層與中間層的傳輸阻抗和傳輸速率不一樣，因此應(yīng)盡量將接到同一器件的信號(hào)線分布在同一層上，并使導(dǎo)線長度相等。
(2)電源設(shè)計(jì)
電源是系統(tǒng)正常工作的基礎(chǔ)，一般來說，只要電源工作正常，都可以通過JTAG口將程序下載到DM642中，進(jìn)而調(diào)試其他的模塊。在設(shè)計(jì)中，應(yīng)使用足夠多的電源層和地層，對(duì)AVDD、DVDD、AGND、DGND分層設(shè)計(jì)，并將模擬地與數(shù)字地單點(diǎn)接地，這樣可以避免模擬電路與數(shù)字電路相互影響。
5 結(jié)束語
筆者在引進(jìn)和消化TMS320DM642的多媒體數(shù)字處理技術(shù)的基礎(chǔ)之上，成功研發(fā)了這款多路視頻采集處理板卡。本板卡結(jié)構(gòu)緊湊、功能完善、性能可靠、音/視頻效果優(yōu)異、系統(tǒng)升級(jí)方便。目前，業(yè)內(nèi)的主流還是基于CIF分辨率的監(jiān)控記錄，今后高分辨率(D1)的監(jiān)控記錄以及采用H.264技術(shù)的編碼壓縮產(chǎn)品的市場(chǎng)需求將逐漸增加，給算法優(yōu)化及處理器能力的提升提出了新的課題，這將是下一步關(guān)注的重點(diǎn)。
下載文檔
