當(dāng)前位置:首頁(yè) > 電源 > 數(shù)字電源
[導(dǎo)讀]介紹基于DDS的信號(hào)發(fā)生器工作原理和設(shè)計(jì)過(guò)程,并對(duì)關(guān)鍵模塊及外圍電路進(jìn)行了仿真和誤差分析。經(jīng)功能驗(yàn)證和分析測(cè)試,達(dá)到了預(yù)定的各項(xiàng)技術(shù)指標(biāo)。旨在建立一種以FPGA為核心,功能可裁剪、波形任意調(diào)整的高性能信號(hào)發(fā)生器設(shè)計(jì)方法。采用該設(shè)計(jì)法將有效地降低開發(fā)成本,提高設(shè)計(jì)效率,并具有一定的工程指導(dǎo)意義和實(shí)用價(jià)值。

0 引 言
   
信號(hào)發(fā)生器又稱信號(hào)源或振蕩器,在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。能夠產(chǎn)生多種波形,如三角波、鋸齒波、矩形波(含方波)、正弦波的電路被稱為函數(shù)信號(hào)發(fā)生器。函數(shù)信號(hào)發(fā)生器的實(shí)現(xiàn)方法通常是采用分立元件或單片專用集成芯片,但其頻率不高,穩(wěn)定性較差,且不易調(diào)試,開發(fā)和使用上都受到較大限制。隨著可編程邏輯器件(FPGA)的不斷發(fā)展,直接頻率合成(DDS)技術(shù)應(yīng)用的愈加成熟,利用DDS原理在FP-GA平臺(tái)上開發(fā)高性能的多種波形信號(hào)發(fā)生器與基于DDS芯片的信號(hào)發(fā)生器相比,成本更低,操作更加靈活,而且還能根據(jù)要求在線更新配置,系統(tǒng)開發(fā)趨于軟件化、自定義化。本文研究了基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì),實(shí)現(xiàn)了滿足預(yù)定指標(biāo)的多波形輸出。


1 DDS基本原理

    DDS建立在采樣定理基礎(chǔ)上,首先對(duì)需要產(chǎn)生的波形進(jìn)行采樣,將采樣值數(shù)字化后存入存儲(chǔ)器作為查找表,然后通過(guò)查表讀取數(shù)據(jù),再經(jīng)D/A轉(zhuǎn)換器轉(zhuǎn)換為模擬量,將保存的波形重新合成出來(lái)。DDS基本原理框圖如圖1所示。

    除了濾波器(LPF)之外,DDS系統(tǒng)都是通過(guò)數(shù)字集成電路實(shí)現(xiàn)的,易于集成和小型化。系統(tǒng)的參考時(shí)鐘源通常是一個(gè)具有高穩(wěn)定性的晶體振蕩器,為各組成部分提供同步時(shí)鐘。頻率控制字(FSW)實(shí)際上是相位增量值(二進(jìn)制編碼)作為相位累加器的累加值。相位累加器在每一個(gè)參考時(shí)鐘脈沖輸入時(shí),累加一次頻率字,其輸出相應(yīng)增加一個(gè)步長(zhǎng)的相位增量。由于相位累加器的輸出連接在波形存儲(chǔ)器(ROM)的地址線上,因此其輸出的改變就相當(dāng)于查表。這樣就可以通過(guò)查表把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值(二進(jìn)制編碼)查找出來(lái)。ROM的輸出送到D/A轉(zhuǎn)換器,經(jīng)D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量輸出。

2 系統(tǒng)總體方案設(shè)計(jì)
    該設(shè)計(jì)以FPGA開發(fā)平臺(tái)為核心,將各波形的幅值/相位量化數(shù)據(jù)存儲(chǔ)在ROM內(nèi),按照設(shè)定頻率,以相應(yīng)頻率控制字k為步進(jìn),對(duì)相位進(jìn)行累加,以累加相位值作為地址碼讀取存放在存儲(chǔ)器內(nèi)的波形數(shù)據(jù),經(jīng)D/A轉(zhuǎn)換和幅度控制、濾波即可得到所需波形。波形發(fā)生器采取全數(shù)字化結(jié)構(gòu),用硬件描述語(yǔ)言Verilog設(shè)計(jì)實(shí)現(xiàn)其頻率可調(diào)可顯示。經(jīng)開發(fā)平臺(tái)的D/A轉(zhuǎn)化和外加濾波整形處理波形數(shù)據(jù),理論上能夠?qū)崿F(xiàn)任意頻率的各種波形。系統(tǒng)總體設(shè)計(jì)方框圖如圖2所示。

    系統(tǒng)按工作原理和控制對(duì)象的先后分為三個(gè)功能單元:波形數(shù)據(jù)產(chǎn)生單元、D/A轉(zhuǎn)化單元和濾波整形處理單元。波形數(shù)據(jù)產(chǎn)生單元除具有波形數(shù)據(jù)輸出功能外,還有頻率設(shè)置和輸出顯示功能。波形信號(hào)頻率可設(shè)置范圍為0~99 999 999 Hz,系統(tǒng)時(shí)鐘采用外接晶體振蕩器40 MHz時(shí)鐘脈沖,頻率穩(wěn)定度優(yōu)于10-4輸出采用8位LED數(shù)碼循環(huán)動(dòng)態(tài)顯示。D/A轉(zhuǎn)換單元負(fù)責(zé)對(duì)從ROM表里讀取的波形數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換,對(duì)D/A轉(zhuǎn)換器件的選用從建立時(shí)間、位數(shù)、轉(zhuǎn)化誤差和轉(zhuǎn)換時(shí)間等四個(gè)方面考慮。濾波整形處理單元完成對(duì)D/A轉(zhuǎn)換的模擬波進(jìn)行平滑,濾除雜波和高頻干擾,補(bǔ)償頻帶損耗和幅度損失,最終輸出低誤差、高質(zhì)量、滿足題設(shè)要求的波形。

3 系統(tǒng)功能單元實(shí)現(xiàn)
3.1 波形數(shù)據(jù)產(chǎn)生單元

    波形數(shù)據(jù)產(chǎn)生單元是信號(hào)發(fā)生器設(shè)計(jì)的主體。在此,采用DDS原理設(shè)計(jì)的信號(hào)發(fā)生器能完成三種波形(正弦、三角和方波)數(shù)據(jù)的產(chǎn)生,而且根據(jù)控制信號(hào)還可完成選定波形指定頻率的輸出。波形數(shù)據(jù)產(chǎn)生單元按功能實(shí)現(xiàn)上的相互聯(lián)系可劃分為頻率控制字生成模塊、相位累加器模塊和波形數(shù)據(jù)ROM表模塊,如圖3所示。其中,頻率控制字生成模塊可根據(jù)輸入產(chǎn)生指定頻率字,同時(shí)顯示輸入頻率數(shù)字。相位累加器模塊負(fù)責(zé)對(duì)所選波形的相位尋址,以頻率控制字作為步長(zhǎng)反復(fù)進(jìn)行累加運(yùn)算。波形數(shù)據(jù)ROM表模塊存放三種波形的幅值/相位量化值,通過(guò)地址選擇相應(yīng)波形的數(shù)據(jù)。

    系統(tǒng)輸入控制使用4×4鍵盤.鍵盤主要按鍵功能介紹如下:
    “0~9”:數(shù)字鍵,設(shè)定信號(hào)頻率;
    “確定”:用于對(duì)波形信號(hào)設(shè)置的確認(rèn),波形信號(hào)的設(shè)置必須“確定”后才有效;[!--empirenews.page--]
    “←”:刪除已輸入信號(hào)頻率數(shù)字的最后一位,用于修改設(shè)置的頻率;
    “清零”:將頻率數(shù)字快速全部清零;
    “↑”:步進(jìn)增大控制;
    “↓”:步進(jìn)減小控制。
    設(shè)定頻率輸出范圍為1 kHz~10 MHz,頻率步進(jìn)為50 Hz。系統(tǒng)輸出采用8個(gè)LED數(shù)碼管,以掃描方式顯示(單位為Hz)頻率數(shù)字。根據(jù)DDS原理,以步進(jìn)值50Hz作為頻率控制字1,那么最大值10 MHz對(duì)應(yīng)的頻率控制字為200 000,用18位二進(jìn)制數(shù)值就可以表示(218>200 000)。從抽樣值恢復(fù)出原波形數(shù)據(jù),理論上每個(gè)周期波形數(shù)據(jù)至少抽取2個(gè)點(diǎn),考慮到實(shí)際應(yīng)用時(shí)受頻率損耗、線間串?dāng)_等因素的限制,該設(shè)計(jì)采用22 b的頻率控制字和相位累加器,4 Kb的8位波形ROM表,取相位累加器輸出的高12 b尋址波形數(shù)據(jù),三種波形按幅值/相位對(duì)應(yīng)關(guān)系分別存儲(chǔ)782個(gè)數(shù)據(jù)。故各波形數(shù)據(jù)單位周期有800 768(782×210)個(gè)相位狀態(tài),完全滿足任一波形在單位周期內(nèi)取4個(gè)幅值點(diǎn)的要求,可保證即使輸出最大頻率的波形仍能達(dá)到較好的效果。波形選擇功能由兩位開關(guān)組合實(shí)現(xiàn),共有四種狀態(tài),其中三組用來(lái)表征不同的波型,另一組留作擴(kuò)展波形用。
3.2 D/A轉(zhuǎn)換單元
    數(shù)/模轉(zhuǎn)換單元是繼波形數(shù)據(jù)產(chǎn)生單元之后,將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求的合成頻率的模擬量形式信號(hào)。DAC輸出信號(hào)實(shí)際上是階梯模擬信號(hào),需在數(shù)/模轉(zhuǎn)換后利用低通濾波器對(duì)波形進(jìn)行平滑處理。在此,采用ADI公司生產(chǎn)的單片雙8位CMOS乘法數(shù)/模轉(zhuǎn)換器AD7528,線性度達(dá)到1/2,轉(zhuǎn)換時(shí)間達(dá)到納秒級(jí),可以很準(zhǔn)確地進(jìn)行10 MHz信號(hào)的量化運(yùn)算。
3.3 濾波處理單元
   
濾波器是一種能通過(guò)有用頻率信號(hào)而同時(shí)抑制(或衰減)無(wú)用頻率信號(hào)的電子裝置。由于運(yùn)算放大器具有近似理想的特性,且可以省去電感,得到接近理論預(yù)測(cè)的頻率響應(yīng)特性。構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用,并能減小體積。綜合考慮,系統(tǒng)采用運(yùn)算放大器SL560構(gòu)成二階低通濾波器。

4 系統(tǒng)功能仿真和驗(yàn)證分析
4.1 頻率控制字生成模塊仿真與分析
   
頻率控制字的生成直接影響著波形數(shù)據(jù)的尋址,該模塊負(fù)責(zé)快速記錄并實(shí)時(shí)顯示輸入的頻率數(shù)字,準(zhǔn)確計(jì)算得到相應(yīng)的頻率控制字。系統(tǒng)鍵盤為高速動(dòng)態(tài)掃描(頻率為200Hz),采用狀態(tài)機(jī)設(shè)計(jì),設(shè)置了按鍵去抖動(dòng)功能。在FPGA開發(fā)平臺(tái)對(duì)該模塊進(jìn)行功能驗(yàn)證,整體無(wú)誤操作產(chǎn)生,幾乎沒(méi)有時(shí)滯效應(yīng),按鍵的防抖動(dòng)效果也良好,達(dá)到了預(yù)期的目的。
4.2 相位累加器模塊仿真與分析
   
相位累加器用于實(shí)現(xiàn)相位累加,并存儲(chǔ)其累加結(jié)果。當(dāng)前,相位累加器的值和時(shí)鐘周期到來(lái)后的相位累加器的值相差k(k為頻率控制字)。該模塊的仿真波形如圖4所示。

4.3 實(shí)驗(yàn)波形觀測(cè)與誤差分析
    信號(hào)發(fā)生器功能驗(yàn)證無(wú)誤,用示波器觀測(cè)實(shí)驗(yàn)波形如圖5所示。

    檢測(cè)輸入頻率為0~10 MHz時(shí),波形形狀均良好,未出現(xiàn)明顯失真。計(jì)算理論誤差為0.095%,在實(shí)測(cè)中發(fā)現(xiàn),波形數(shù)字的誤差相對(duì)很小,不足0.1 %。由于濾波整形電路存在高頻耦合通路,產(chǎn)生線間串?dāng)_,對(duì)濾波效果形成了不利影響,因此濾波器設(shè)計(jì)必須滿足頻帶寬,截止特性好,抗干擾性強(qiáng)等特性。

5 結(jié) 語(yǔ)
   
介紹了以直接數(shù)字頻率合成技術(shù)(DDS)為基礎(chǔ)的波形信號(hào)發(fā)生器工作原理和設(shè)計(jì)過(guò)程,并在FPGA實(shí)驗(yàn)平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了滿足各功能指標(biāo)的信號(hào)發(fā)生器。系統(tǒng)硬件除需外加濾波整形電路外,其余部分均可在FPGA開發(fā)實(shí)驗(yàn)系統(tǒng)KH-310上集成開發(fā),系統(tǒng)軟件可在Quartus下編寫代碼,實(shí)現(xiàn)數(shù)據(jù)信息處理和控制操作等功能。整體開發(fā)環(huán)境成熟,應(yīng)用工具齊全,隨著FPGA性價(jià)比的不斷提高,基于FPGA平臺(tái)開發(fā)信號(hào)發(fā)生器將逐步走向標(biāo)準(zhǔn)化、規(guī)模化和產(chǎn)品化。
    現(xiàn)代電子和通信技術(shù)的發(fā)展,對(duì)信號(hào)發(fā)生器提出了更高、更嚴(yán)格的要求。除了對(duì)信號(hào)頻率范圍、帶寬和頻率分辨率的嚴(yán)格限制外,對(duì)信號(hào)的波型及調(diào)制特性等也有著苛刻的規(guī)定。研究和開發(fā)具有更高性價(jià)比的信號(hào)發(fā)生器將是當(dāng)前和今后一段時(shí)間內(nèi)亟需解決的課題。這里旨在建立一種基于FPGA的簡(jiǎn)單數(shù)字信號(hào)發(fā)生器設(shè)計(jì)方法。若能充分利用FPGA強(qiáng)大的數(shù)據(jù)運(yùn)算處理能力以及編程靈活、運(yùn)行速率快等優(yōu)點(diǎn),合理整合IP核資源和SoPC技術(shù),簡(jiǎn)化設(shè)計(jì)結(jié)構(gòu),一定可以設(shè)計(jì)出功能多樣、性能更加出色的信號(hào)發(fā)生器。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉