通過低電壓差分信號（LVDS）傳輸高速信號

   低電壓差分信號(LVDS)非常適合時(shí)鐘分配、一點(diǎn)到多點(diǎn)之間的信號傳輸。本文描述了使用LVDS將高速信號分配到多個(gè)目的端的方法。

   在一個(gè)數(shù)字系統(tǒng)中，當(dāng)各個(gè)子系統(tǒng)需要相同的參考時(shí)鐘源協(xié)同工作時(shí)，時(shí)鐘分配非常重要。例如，一個(gè)基站的數(shù)字信號處理單元(DSP)，在大部分應(yīng)用中，必須由射頻處理單元同步。由鎖相環(huán)(PLL)產(chǎn)生所需的本振頻率，通過模/數(shù)轉(zhuǎn)換器鎖定到時(shí)鐘中心頻率上。同時(shí)，當(dāng)應(yīng)用系統(tǒng)中包含射頻接收回路時(shí)，時(shí)鐘(包括信號部分)必須盡可能降低傳輸過程中的電平輻射，使用較低的電平以避免干擾。

    將高速信號傳輸?shù)讲煌康亩藭r(shí)，可以采用多種策略；在這些方案中有兩種極端形式：一、用1個(gè)源/驅(qū)動(dòng)器驅(qū)動(dòng)所有目標(biāo)端(稱為多節(jié)點(diǎn)傳輸)；二、每個(gè)目標(biāo)端使用獨(dú)立的源/驅(qū)動(dòng)器(稱為多路點(diǎn)到點(diǎn)傳輸)。圖1展示了利用兩種不同技術(shù)的傳輸方案的區(qū)別。在多節(jié)點(diǎn)傳輸方式中，需要一個(gè)具有足夠驅(qū)動(dòng)能力的驅(qū)動(dòng)器來驅(qū)動(dòng)所有負(fù)載和傳輸介質(zhì)(電纜、連接器、背板等)。差分總線通常在最后一個(gè)接收器處根據(jù)特性阻抗進(jìn)行終端匹配。必須努力使總線上的各支路盡可能短，以避免影響信號的完整性。在電路板布線密度日益提高的今天，有些情況下很難控制分支長度。

[!--empirenews.page--]

   相應(yīng)地，多路點(diǎn)到點(diǎn)傳輸方式使用了多個(gè)驅(qū)動(dòng)器，只需明確點(diǎn)到點(diǎn)操作模式，每個(gè)驅(qū)動(dòng)器只與單個(gè)接收器通信。采用這種設(shè)計(jì)架構(gòu)可以避免信號完整性問題，確保傳輸介質(zhì)的阻抗盡可能一致。

下面將要介紹的一款低抖動(dòng)10端口LVDS轉(zhuǎn)接器MAX9150可以用于多路點(diǎn)到點(diǎn)信號傳輸。

MAX9150 LVDS轉(zhuǎn)接器

MAX9150適用于對電源功耗、電路板空間以及噪聲要求苛刻的高速數(shù)據(jù)或時(shí)鐘傳輸應(yīng)用。圖2中的IC能夠接收1路LVDS信號，并將其驅(qū)動(dòng)至10路LVDS輸出。

MAX9150的輸入端可以接受幅值最小100mV、最大1V的差分信號，要求輸入信號電平在0至2.4V范圍內(nèi)。輸出端采用電流激勵(lì)產(chǎn)生5至 9mA電流輸出。由于MAX9150輸出電流信號，輸出信號的差分電平范圍由外部終端電阻的阻值決定，每個(gè)差分輸出端設(shè)計(jì)為驅(qū)動(dòng)50Ω負(fù)載，允許在兩端采用100Ω匹配的傳輸線上以點(diǎn)到點(diǎn)方式傳輸信號。器件具有120ps抖動(dòng)(隨機(jī)性和確定性)，應(yīng)用于對時(shí)序誤差敏感的高速互聯(lián)系統(tǒng)可保證通信的可靠性，尤其是編碼信號中嵌入的時(shí)鐘信息。高速開關(guān)確保400Mbps的數(shù)據(jù)傳輸速率和小于100ps的通道間偏差。MAX9150工作電源為3.3V，當(dāng)傳輸信號為400Mbps時(shí)最大電流消耗為160mA。通過低功耗關(guān)斷模式，可以將電源電流降低到60μA A。當(dāng)沒有輸入驅(qū)動(dòng)或出現(xiàn)開路、終端電阻失效或短路時(shí)，器件內(nèi)的失效保護(hù)電路可以將輸出端置為高電平。[!--empirenews.page--]

表1強(qiáng)調(diào)了MAX9150的關(guān)鍵參數(shù)。

Maxim的其它LVDS器件

  表2列出了Maxim公司的一些LVDS器件，這些器件可以與MAX9150配合使用，也可以單獨(dú)使用。圖2給出了其中兩種器件與MAX9150配合使用的例子。在這個(gè)應(yīng)用中，MAX9110將CMOS電平轉(zhuǎn)換為LVDS信號提供給MAX9150，在傳輸線終端，采用SOT23封裝的MAX9111接收器將LVDS信號重新轉(zhuǎn)換到CMOS電平。

結(jié)論

  當(dāng)信號傳輸速率達(dá)到數(shù)十到數(shù)百M(fèi)Hz時(shí)，相對于TTL信號傳輸方式，LVDS器件通常是一個(gè)更好的選擇。其差分特性從根本上增強(qiáng)了抗共模干擾能力，而且降低了噪聲。與其它傳輸方式(如ECL、CML等)相比，低功耗也是該傳輸方式的一個(gè)特色，當(dāng)然，電路的總體功耗通常取決于所選擇的端接技術(shù)?；?LVDS技術(shù)的集成電路適用于很多應(yīng)用，包括時(shí)鐘分配、高達(dá)400MHz以上的串行數(shù)據(jù)信號傳輸?shù)?。上述Maxim的LVDS器件在傳輸這些信號時(shí)，僅產(chǎn)生很低的相位抖動(dòng)和少量的功耗，具有極低的干擾。這里展示了兩種信號傳輸方式：多節(jié)點(diǎn)傳輸和多路點(diǎn)到點(diǎn)傳輸方式。每種傳輸方式都有自身的優(yōu)點(diǎn)和缺點(diǎn)。

   MAX9150芯片構(gòu)成了高速數(shù)據(jù)或時(shí)鐘分配系統(tǒng)的核心，其它LVDS器件(如單路/多路驅(qū)動(dòng)器等)用于完成電路的特定功能。Maxim也同樣提供LVDS交叉開關(guān)、總線串行器等。