當(dāng)前位置:首頁 > 電源 > 數(shù)字電源
[導(dǎo)讀]用于電能計量的諧波電壓源要求具有很強的諧波合成能力,因此,對采樣頻率要求較高。目前,絕大多數(shù)諧波電壓源裝置采用DSP 作為控制芯片。DSP 雖然有著很強的信號處理能力,但其采樣率不高,不能滿足電能計量用諧波電壓源采樣精度的要求。對此,提出了將FPGA 應(yīng)用于諧波電壓源的研究中,采用基于SPWM 的雙閉環(huán)PI控制策略,在VHS-ADC 高速信號處理平臺上搭建離散域控制模型并進行仿真。仿真結(jié)果表明,輸出波形穩(wěn)定,具有較小的畸變率,說明了基于FPGA 進行諧波電壓源研究的可行性。

0 引言

近年來,由于電力電子裝置等非線性負荷的大量增加,電力系統(tǒng)的諧波污染越來越嚴重,嚴重地影響了電能計量的準確性和合理性,由此導(dǎo)致的糾紛也屢見不鮮。因此,研究用于電能計量的諧波電壓源裝置,對電能計量有著非常重要的意義。

要求用于電能計量的諧波電壓源能模擬21次內(nèi)任意諧波的疊加,因此對采樣頻率要求較高。

目前,絕大多數(shù)諧波電壓源裝置采用開關(guān)功率放大器作為主電路,利用數(shù)字信號處理器(DigitalSignal Processing,DSP) 作為控制芯片。電力電子模型屬于典型的高度并行模型,沒有復(fù)雜的控制過程,但對采樣率要求很高。開關(guān)器件的開關(guān)頻率可達數(shù)百kHz,開關(guān)周期為μs 量級,實時系統(tǒng)要能穩(wěn)定工作,其采樣周期應(yīng)小于開關(guān)周期的1 /10,DSP 則就有些顯得力不從心了。

現(xiàn)場可編程門陣列(Field Programrnable GateArray,FPGA)采樣率很高,適用于高速度要求的并行運算,運算過程簡單。采用FPGA 執(zhí)行運算,不僅能提高采樣精度,還能節(jié)約成本。近年來,隨著技術(shù)進步及市場需求量的增加,F(xiàn)PGA 產(chǎn)品單位貨幣所買到的MAC(乘法/累加運算)數(shù)比傳統(tǒng)的DSP 還要高。200 萬門FPGA 可達到1 280 億/s MAC 的性能,比目前最快的DSP 性能還高一個量級,有取代DSP 之勢。因此,將FPGA應(yīng)用于諧波電壓源的研究中,不失為一種好的思路。

VHS-ADC 是基于Matlab /Simulink 和FPGA的高速數(shù)字信號處理平臺,采用Virtex-Ⅱ系列FPGA,內(nèi)部擁有豐富的門資源與硬件乘法器,工作頻率可達420 MHz,高速A/D 通道采樣率可達105 MS /s,高速D/A 通道采樣率可達125 MS /s。VHS-ADC 實現(xiàn)了與Simulink 的無縫連接。

本文在分析系統(tǒng)原理和設(shè)計系統(tǒng)參數(shù)基礎(chǔ)上,在Simulink 中搭建了諧波電壓源的連續(xù)域模型,并將其離散化,基于VHS-ADC 平臺搭建了離散域仿真模型。

1 主電路結(jié)構(gòu)和控制策略

1. 1 諧波電壓源的主電路結(jié)構(gòu)

諧波電壓源裝置可模擬電網(wǎng)的各種現(xiàn)場情況,每相的諧波含量各不相同,因此主電路逆變部分采用3 個單相H 橋,每個單相H 橋由4 個開關(guān)管IGBT 組成。諧波電壓源裝置的主電路圖如圖1 所示。其中,每個H 橋可以等效為一個可控電壓源,為系統(tǒng)提供頻率、幅值、相位可調(diào)的諧波電壓。逆變部分由4 個開關(guān)管IGBT 組成,逆變部分的直流側(cè)電壓由整流部分提供。整流部分由降壓變壓器和三相不可控整流電路組成,三相市電由降壓變壓器降壓隔離,再經(jīng)三相不可控整流,得到逆變電路所需的穩(wěn)定直流電壓。出口處的電感電容構(gòu)成單調(diào)濾波器,用于濾除載波和高次諧波。

圖1 諧波電壓源裝置主電路。

1. 2 諧波電壓源的控制策略

雙閉環(huán)PI 調(diào)節(jié)的控制器簡單,具有一定的魯棒性,在工程控制領(lǐng)域得以廣泛應(yīng)用。因此,本文采用基于SPWM 的雙閉環(huán)PI 控制策略,雙閉環(huán)PI 控制的原理框圖如圖2 所示。圖2 中,外環(huán)電壓以理想的正弦波作為參考電壓,輸出電壓與參考電壓比較后經(jīng)PI 調(diào)節(jié)作為電流內(nèi)環(huán)的參考值,該電流參考值與反饋電流比較,再經(jīng)PI 調(diào)節(jié)后與PWM 控制器中的三角波比較,產(chǎn)生PWM 信號驅(qū)動逆變器。

圖2 電壓、電流雙閉環(huán)PI 控制原理框圖。

本文引入負載電壓瞬時值和濾波電容電流瞬時值作為反饋信號,根據(jù)實際值和期望值的偏差來實時控制輸出電壓波形,保證輸出電壓波形的精度,消除各種非正弦因素和擾動對輸出電壓的影響。由于輸出濾波電容電流是對逆變器輸出電壓的微分,十分微小的電壓變化即可引起電容電流的較大波動。因此,電容電流的引入更能使系統(tǒng)得到良好的動態(tài)性能。

2 基于VHS-ADC 平臺的系統(tǒng)建模

基于FPGA 的VHS-ADC 高速信號處理平臺,其模型庫具有豐富的數(shù)字信號處理模型,Simulink自帶的模型庫不能編譯成FPGA 代碼,而Xilink模型庫是基于離散信號z 域的模型。因此,需要構(gòu)建z 域電力電子仿真模型。

基于z 域的控制電路VHS-ADC 模型如圖3所示。該模型主要由PWM 發(fā)生器、PI 控制模塊、限幅模塊和死區(qū)模塊組成。三角波用Counter 計數(shù)器產(chǎn)生。圖3 中的Gateway in 為數(shù)據(jù)轉(zhuǎn)化模塊,將s 域信號轉(zhuǎn)化為z 域信號。

圖3 控制電路VHS-ADC 模型。[!--empirenews.page--]

電壓外環(huán)PI 環(huán)節(jié)可表示為:

式中u(t)———控制量

e(t)———系統(tǒng)的控制偏差

Ti———積分時間

Kp———比例系數(shù)

為了搭建離散域模型,在近似條件下得離散化方程為:

式中T———采樣周期

k———采樣序號,k = 1,2,…

e(k)———PI 環(huán)節(jié)的輸入信號

Ki = Kp /Ti———積分系數(shù)

將式(2) 與uk - 1的表達式進行比較,則可得到第k 次采樣時刻的離散方程:

根據(jù)PI 的離散方程,可構(gòu)建VHS-ADC 模型。

以電壓外環(huán)PI 為例,其模型如圖4 所示。CMult為乘法器模塊,大小等于采樣時間T;Convert 為數(shù)據(jù)轉(zhuǎn)化模塊,將輸入信號轉(zhuǎn)化為合理的數(shù)據(jù)格式。數(shù)據(jù)格式由數(shù)據(jù)位數(shù)和小數(shù)位數(shù)確定,在保證仿真精度的前提下,盡量減小數(shù)據(jù)位數(shù),節(jié)約硬件資源。

圖4 電壓外環(huán)PI 模型。

利用3 個加法器和1 個減法器,可實現(xiàn)限幅環(huán)節(jié)。減法器運算結(jié)果為負時,輸出為0;運算結(jié)果為正時,輸出為正常值。Constant1 和Constant2分別設(shè)置限幅模塊的上、下限,限幅環(huán)節(jié)的模型如圖5 所示。

圖5 限幅環(huán)節(jié)模型。

利用延遲模塊和邏輯模塊,可設(shè)置逆變器死區(qū)時間。輸入信號經(jīng)過Delay 模塊,被延遲4 個采樣周期時間,再與原信號進行邏輯與運算,就可得到帶有死區(qū)時間的PWM 信號,被Delay 模塊延遲的時間就是設(shè)置的死區(qū)時間。死區(qū)時間模型如圖6 所示。


圖6 死區(qū)時間的VHS-ADC 模型。

依靠平臺提供的co-simulink 接口,將搭建的離散域控制模型進行編譯,并自動生成代碼,下載到FPGA,生成一個bit 流文件,將含有bit 文件的協(xié)議同仿真模塊與諧波電壓源的主電路連接。當(dāng)在Simulink 中進行仿真時,F(xiàn)PGA 上的實時運算結(jié)果返回到Simulink 環(huán)境中,提高了仿真速度。[!--empirenews.page--]

3 仿真結(jié)果

利用Matlab /Simulink 軟件和VHS-ADC 仿真平臺,建立完整的諧波電壓源仿真模型。仿真參數(shù):輸入電壓為Uu = Uv = Uw = 220 V;濾波電感L = 0. 05 mH,濾波電容C = 100 μF。電壓環(huán)PI 參數(shù):比例系數(shù)Kp = 13,Ki = 0. 4;電流環(huán)PI 參數(shù):比例系數(shù)Kp = 15,Ki = 0. 2,負載R = 30 Ω;采樣時間為100 ns,單相額定輸出功率為3 kVA。

穩(wěn)態(tài)下,諧波電壓源輸出的單相基波波形如圖7 所示。因為三相不可控整流提供的直流電壓需要約0. 01 s 才能達到穩(wěn)定,所以諧波電壓源輸出波形在0. 01 s 之前是逐漸增大的,當(dāng)直流電壓穩(wěn)定后,仿真波形幾乎與期望波形重合。

為了驗證裝置的諧波合成能力,將30 V 4 次諧波疊加到100 V 基波上,如圖8 所示。疊加后的波形在0. 01 s 前逐漸增大,在0. 01 s 后幾乎與期望波形重疊;將所得波形進行傅里葉分析,4 次諧波含量為基波的30%,其頻譜分析圖如圖9 所示。

圖7 基波輸出波形與期望波形的對比。

圖8 疊加信號輸出波形與期望波形的對比。

圖9 疊加波形的頻譜圖。

表1 為輸出波形為單次諧波時,總諧波畸變率(THD)的大小。仿真結(jié)果表明,諧波電壓源輸出21 次內(nèi)的單次諧波時,其THD 不會超過1%。

上述仿真結(jié)果說明了諧波電壓源輸出波形具有很高的精度,同時也驗證了諧波電壓源離散域模型的正確性。

表1 諧波電壓源輸出單次諧波時的畸變率。

4 結(jié)語

分析了諧波電壓源的主電路模型,探討了基于濾波電容電流和負載電壓瞬時值的雙閉環(huán)PI控制策略,利用VHS-ADC 數(shù)字信號處理系統(tǒng)采樣率高、實時性強、建模靈活等特點,構(gòu)建離散域?qū)崟r仿真控制模型。仿真結(jié)果表明,該設(shè)計方法和離散化模型是正確的,說明了基于FPGA 進行諧波電壓源研究的可行性。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉