TMS320VC54x處理器McBSP接口的設(shè)計和實現(xiàn)

以低速語音編解碼系統(tǒng)為例，介紹了TMS320VC54x數(shù)字信號處理器的多通道緩沖串口的軟硬件設(shè)計，給出了具體的設(shè)計思想和實現(xiàn)方法。
關(guān)鍵詞：數(shù)字信號處理；語音編解碼；接口；TMS320VC54x 

　　模數(shù)接口是數(shù)字信號處理（DSP）系統(tǒng)中一個重要的組成部分，其設(shè)計和實現(xiàn)直接影響到信號處理的質(zhì)量，許多A／D、D／A轉(zhuǎn)換芯片都采用并行的數(shù)字接口，與DSP接口時需要設(shè)計相應(yīng)的譯碼電路。TMS320VC54x系列芯片配備了多通道帶緩沖能力的串行口（MultichannelBuffered SerialPort，McBSP），為設(shè)計模數(shù)接口提供了極大的便利。

　　McBSP具有雙向的自動緩沖單元，緩沖單元有自己的循環(huán)尋址寄存器組，用來將串行口和C54x內(nèi)部存儲器之間數(shù)據(jù)傳輸?shù)木彺?。同時McBSP的功能非常強(qiáng)大，除具有一般DSP串口功能之外，還可以支持T1／E1，ST-BUS，IOM2，SPI，HS等不同標(biāo)準(zhǔn)；為便于進(jìn)行多通道的數(shù)字信號處理，McBSP最多支持128個通道；支持多種數(shù)據(jù)格式（8／12／16／20／24／32 b）的傳輸；可自動進(jìn)行語音的μ律、A律壓擴(kuò)；其工作速率可達(dá)到1／2 CPU時鐘速率。這些特性為設(shè)計A／D，D／A接口電路提供了很大的靈活性。

　　下面具體以語音編解碼器為例來說明McBSP的設(shè)計和實現(xiàn)。
1　語音編解碼系統(tǒng)及McBSP接口的硬件設(shè)計
    低速率語音編解碼器是一種能夠?qū)鹘y(tǒng)的模擬語音信號（帶寬為0．3～3．4 kHz）實時壓縮編碼成1．2～9．6 kb／s數(shù)據(jù)比特流，而保持相當(dāng)語音質(zhì)量的語音編解碼系統(tǒng)。由于他大大壓縮了傳輸數(shù)字語音所需的帶寬，便于實現(xiàn)高保密度的語音通信，因此在語音的保密通信、多媒體通信和移動通信系統(tǒng)中應(yīng)用十分廣泛。　　如圖1所示，語音采樣芯片TP3067和數(shù)字信號處理器TMS320VC5409組成了一個語音編解碼系統(tǒng)。在模擬端口一側(cè)，模擬語音輸入采用同相輸入，經(jīng)過話筒前置放大器（microphone preamplifier）放大后，從VFxI＋管腳輸入；模擬語音的輸出也采用同相輸出，經(jīng)過兩級放大后由VPO＋輸出，輸出端可以驅(qū)動阻抗為600Ω的揚(yáng)聲器。
　
  　TP3067是美國國家半導(dǎo)體（NationalSemicodductor）公司生產(chǎn)的PCM CODEC芯片，具有串行的I／O接口，供電、功耗低于70 mW，而且具有自動斷電功能，內(nèi)部設(shè)計有性能良好的電源濾波電路，能夠?qū)崿F(xiàn)A律PCM編碼和解碼。TP3067對話音進(jìn)行8 kHz采樣，即每0．125 ms一次，每次采樣編成8 b編碼，′C5409接收后，變換成線性的16 b，每20 ms組成1幀，共需TP3067進(jìn)行160次采樣。TMS320VC5409提供的串行口包括數(shù)據(jù)輸入BDR，數(shù)據(jù)輸出BDX，接收時鐘BCLKR，發(fā)送時鐘BCLKX，接收同步時鐘BFSR和發(fā)送同步時鐘BFSX。TPS3067的幀同步有2步方式（long frame sync）。而TMS320VC5409的多通道自動緩沖串口的工作方式，可以通過發(fā)送和接收寄存器靈活配置幀長度、幀周期以及接收發(fā)送時鐘沿。如圖1所示對接后，只要在系統(tǒng)初始化時正確配置寄存器，就可以保證串行數(shù)據(jù)的輸入輸出。TP3067數(shù)字端口一側(cè)，MCLKR／PDN和MCLKX相連，同時相連的還有BCLKR，BCLKX，也就是忽略MCLKR／PDN的POWERUP和POWERDOWN功能，由′VC5409提供接收發(fā)送時鐘及同步時鐘。以上2個時鐘的值可以通過軟件設(shè)置McBSP控制寄存器SRGR1和SRGR2設(shè)定并更改。 

2　系統(tǒng)軟件的設(shè)計
2．1　中斷服務(wù)程序
　　由于整個語音編解碼系統(tǒng)需要用到串行口中斷以及定時器中斷等多種中斷方式，必須在中斷向量表中說明中斷發(fā)生時如何進(jìn)入中斷服務(wù)程序。地址為0x001D的寄存器PMST（Processor Mode StaTusRegister）的高9位為中斷向量指針I(yè)PTR可以決定向量表的位置。對于C54x，可以任意修改IPTR地址來表示1個128 B的頁，決定中斷向量表的地址。例如，′C5409硬件復(fù)位后PMST的15～7 b全為1，所以中斷向量表的位置在0xFF80。初始化時，系統(tǒng)所有的中斷都被屏蔽掉。將中斷向量表映射到程序空間的0x0080，所以修改IPTR為0x01。中斷向量表中每一個中斷矢量有4 B的空間，足夠放2個大小為1 B的延遲跳轉(zhuǎn)指令和1個2 B的延遲跳轉(zhuǎn)指令，還有1條1 B的從中斷返回的指令RETE。系統(tǒng)初始化以后，如果允許中斷，將狀態(tài)寄存器（ST1）的INTM位置0，中斷屏蔽寄存器（IMR）對應(yīng)的比特位置1，該中斷就可以響應(yīng)。中斷產(chǎn)生后，先到中斷矢量表中尋址到該中斷，然后跳轉(zhuǎn)到中斷服務(wù)程序，中斷結(jié)束返回到中斷矢量表，再返回到主程序，從中斷發(fā)生處繼續(xù)向下運(yùn)行。

2．2　McBSP的軟件設(shè)計
　　McBSP在結(jié)構(gòu)上可以分為一個數(shù)據(jù)通道和一個控制通道。數(shù)據(jù)通道完成數(shù)據(jù)的發(fā)送和接收，主要是通過數(shù)據(jù)發(fā)送寄存器DXR1／2和數(shù)據(jù)接收寄存器DRR1／2。控制通道完成的任務(wù)包括內(nèi)部時鐘的產(chǎn)生、幀同步信號產(chǎn)生、對這些信號的控制以及多通道的選擇等?？刂仆ǖ肋€負(fù)責(zé)產(chǎn)生終端信號送往CPU。對′C5409串行口的操作也是通過設(shè)置各控制寄存器來進(jìn)行的。這些控制寄存器有串行口控制寄存器SPCR1／2；接收控制寄存器RCR1／2；發(fā)送控制寄存器XCR1／2；多通道寄存器MCR1／2等。對某一控制寄存器尋址，只能采用加子地址尋址方式，即先將要尋址的寄存器子地址寫入McBSPx的地址寄存器，再將數(shù)據(jù)寫入McBSPx的數(shù)據(jù)寄存器。例如要將0x0001寫入McBSP0的接收控制寄存器RCR0，先在地址為0x0038的SPSA0中寫入RCR0的子地址0x0002，再將0x0001寫入地址為0x0039的SPSD0寄存器。

　　McBSP的寄存器初始化應(yīng)該和系統(tǒng)軟件的初始化一起進(jìn)行，由于寄存器比較多，通過匯編源代碼，逐行說明串行口初始化軟件的流程。

    以上完成了寄存器的設(shè)置，在發(fā)送和接收數(shù)據(jù)之前，先將中斷屏蔽寄存器（IMR）的串行發(fā)送中斷位BXINT0和串行接收中斷位BRINT0置1，中斷使能，這樣有串行數(shù)據(jù)在數(shù)據(jù)發(fā)送寄存器DXR1中準(zhǔn)備發(fā)送時，或數(shù)據(jù)接收寄存器DRR1接收到數(shù)據(jù)時，中斷標(biāo)志寄存器（IFR）的BXINT0或BRINT0位置1。在進(jìn)入發(fā)送中斷服務(wù)程序時，主要是將話音數(shù)據(jù)分割成16 b為1 B，依次送到DXR1中，用一個緩沖區(qū)加一個指針就可以實現(xiàn)，發(fā)送一幀就將IFR的BXINT0清0；接收中斷服務(wù)程序，是將接收的數(shù)據(jù)緩存，形成160 B的20 ms幀，再送入聲碼器處理，同樣接收1個字就將IFR的BRINT0清零

3　結(jié)語 
　　通過以上的設(shè)計，實現(xiàn)了低速語音編解碼器，并將他應(yīng)用于移動通信系統(tǒng)中，聲音效果良好。同時，以上的設(shè)計具有一定的通用性，應(yīng)用于其他目的的數(shù)字信號處理時，只需更改一下相應(yīng)寄存器的值，便可以使用。